

Proyecto Fin de Máster Máster en Ingeniería Electrónica, Robótica y Automática

Implementación en línea de métodos de mitigación selectiva de armónicos mediante la aplicación de nuevos algoritmos numéricos de búsqueda

Autor: Francisco Javier González Rodríguez

Tutor: Jose Ignacio León Galván

Abraham Marquez Alcaide

**Departamento de Ingeniería Electrónica
Escuela Técnica Superior de Ingeniería
Universidad de Sevilla**

Sevilla, 2018



Proyecto Fin de Máster
Máster en Ingeniería Electrónica, Robótica y Automática

Implementación en línea de métodos de mitigación selectiva de armónicos mediante la aplicación de nuevos algoritmos numéricos de búsqueda

Autor:

Francisco Javier González Rodríguez

Tutor:

Jose Ignacio León Galván
Abraham Marquez Alcaide

Profesor Titular
Tutor Externo

Departamento de Ingeniería Electrónica
Escuela Técnica Superior de Ingeniería
Universidad de Sevilla

Sevilla, 2018

Proyecto Fin de Máster: Implementación en línea de métodos de mitigación selectiva de armónicos mediante la aplicación de nuevos algoritmos numéricos de búsqueda

Autor: Francisco Javier González Rodríguez
Tutor: Jose Ignacio León Galván
Abraham Marquez Alcaide

El tribunal nombrado para juzgar el trabajo arriba indicado, compuesto por los siguientes profesores:

Presidente:

Vocal/es:

Secretario:

acuerdan otorgarle la calificación de:

El Secretario del Tribunal

Fecha:

Agradecimientos

En primer lugar, me gustaría dedicar un afectuoso agradecimiento a mis tutores, José Ignacio León y Abraham Marquez, los cuales han seguido y guiado mis pasos en esta nueva aventura de mi vida que es la Electrónica de Potencia. De Nacho me llevaré por siempre su capacidad de tomar cada concepto difícil, cada problema, cada dificultad y desmenuzarla hasta convertirlo en algo super sencillo. Con Abraham he aprendido cada día miles de habilidades, de esas que no se aprenden en las clases y que verdaderamente hacen falta en la vida real. Y cómo olvidar a Marta, mi *recruiter* en este mundillo y un pilar de apoyo en todo momento, cuando las cosas salían bien o cuando las fuentes reventaban...

De igual forma, agradecer la labor de Ramón Portillo, Leopoldo García Franquelo y Sergio Vázquez, por su ayuda y comentarios durante las jornadas en el laboratorio, y su labor de guía en mi proceso de aprendizaje durante este curso. También agradecer a todos aquellos compañeros que han pasado y siguen por el grupo, entre ellos Eduardo Zafra, Guillermo Pérez y Manuel J. Gómez, por ser una fuente de inspiración, de soporte y de ayuda en todo momento.

Agradecer por supuesto a mis padres, Tere y Paco -los cucos-, cuantísimos esfuerzos han tenido que asumir para que hoy esté aquí y sea quien soy. Ellos siempre sabrán que han sido mis modelos a seguir.

Me disculpo por no poder nombrar a todas aquellas personas que, de una forma u otra, han aportado su grano de arena a que este documento haya sido editado y no han sido recogidas aquí. No obstante, he de nombrar: a Joanna Pakuła -*she knows why!*-, a Marcelo Meneses Marín, por su implacable interés en todo y su gran capacidad para aportar la idea necesaria en el momento adecuado, a Francisco Garrocho López, por tantísimos momentos especiales en estos cinco años de camino -*¡y los que quedan!*- y a Antonio Martín Morilla, por aquellas ideas que han surgido juntos al lado de una taza de café.

Parte de este proyecto ha sido posible gracias al soporte de la Qatar National Research Fund (miembro de la Qatar Foundation), bajo el programa NPRP 9-310-2-134.

Resumen

El incesante incremento en la demanda de energía actual ha forzado al uso de la electrónica de potencia como medio para asegurar una distribución de la misma de forma eficiente, controlada y fiable. Mayores niveles de potencia dan lugar a convertidores que deberán manejar mayores tensiones y corrientes, lo cual se ha solventado de tres formas: nuevas topologías de convertidores, como por ejemplo el desarrollo de las topologías multinivel; nuevos dispositivos semiconductores, los cuales reducen las pérdidas y permiten aumentar la frecuencia de conmutación de los equipos; y nuevas técnicas de modulación. Los nuevos avances en modulación han permitido que, manteniendo invariante el hardware, un mismo convertidor pueda operar con unas pérdidas inferiores, a temperatura regulada, con tensiones balanceadas, etc. Esto es, en general, muy deseable, ya que evita los costes de diseño, fabricación y puesta en marcha de un nuevo equipo.

Dentro de estas técnicas, una de las propuestas que aparece es la de sintetizar, con un número limitado de conmutaciones, la forma de onda de salida del convertidor, como se demuestra en la Fig. 1. De esta forma, estas técnicas reducen significativamente las pérdidas, al conmutar un menor número de veces que otras técnicas de modulación como puede ser las basadas en PWM. Eligiendo de forma minuciosa los instantes en los que conmutan dichos semiconductores, se puede conseguir de forma adicional un control en el contenido espectral de la forma de onda. Así, la forma de onda se obtiene de forma óptima para un objetivo dado. Una de las primeras técnicas que explotaron esta idea es la conocida como eliminación selectiva de armónicos (*selective harmonic elimination*, SHE), la cual cancela por completo los armónicos hasta una frecuencia dada. Sin embargo, nuevas técnicas permiten limitar el contenido espectral hasta un número mayor de armónicos. Esta técnica se denomina mitigación selectiva de armónicos, SHM.




Figura 1 Izquierda: Sintetización de la forma de onda a partir de los *ángulos de corte*. Derecha: Espectro obtenido para dicha forma de onda..

Sin embargo, uno de los mayores problemas que implican dichos métodos parte de la importante carga computacional asociada a los sistemas de ecuaciones e inecuaciones en los que se definen estos problemas. En el caso de SHE, nuevas técnicas emplean el uso de métodos gradenciales avanzados, y en casos simplificados, métodos gradenciales básicos como *Newton-Raphson*. Sin embargo, SHM impone una carga computacional excepcionalmente mayor. Mientras que en la literatura se han presentado metodologías para casos concretos o métodos basados en aprendizaje profundo, la solución mayoritariamente aceptada parte de la consideración del mismo como problema de optimización multivariable. Es, por este motivo, por lo que se hace necesario la utilización de algoritmos de optimización y búsqueda avanzados, los cuales incurren en largos tiempos de computación, en general prohibitivos para que pueda ejecutarse durante el funcionamiento del convertidor o *en línea*.

Un caso particular de ellos, y que ha sido aplicado con anterioridad al problema es el conocido como *Exchange Market Algorithm*, o EMA. Trabajos previos han demostrado su viabilidad para el problema de mitigación de armónicos basado en dos factores fundamentales. En primer lugar, ha mostrado convergencia rápida en comparación con otras estrategias existentes. En segundo, la descripción del mismo como algoritmo poblacional y elitista permite obtener siempre la mejor solución encontrada hasta el momento. Esto es especialmente relevante en el caso considerado, ya que permite extender el tiempo de ejecución durante el funcionamiento del convertidor, pudiendo actualizarse la forma de onda a aplicar de forma síncrona con la forma de onda de referencia.

El presente trabajo busca continuar las líneas de investigación sobre dichos algoritmos, en particular de dos formas: dar lugar a nuevas versiones del problema que permitan conseguir un mejor objetivo en términos de espectro y la implementación de dichos algoritmos en dispositivos microprocesadores de características comerciales básicas. Para ello, se proporcionarán resultados teóricos y de simulación, que se contrastarán de forma experimental usando convertidores de potencia reales.

Abstract

The rapid increase in energy demand positioned power electronics as a mean to ensure efficient, controlled and reliable power delivery. Increasing power ratings lead to larger voltages and currents to be managed by the converter. In order to deal with that circumstance, three paths have been followed: new power converter topologies, as for example multilevel topologies; new semiconductor devices, which promise lower losses with faster converter switching frequencies, and new modulation techniques. Newer modulation techniques allowed to achieve reduced losses, regulated semiconductor temperature and voltage balancing, all of these with no need to modify the converter hardware. This is desirable, as it allows to cut on design, manufacturing and set-up costs.

Among these techniques, one of the proposals is to synthesize, with a reduced number of semiconductor switchings, a converter output voltage waveform, as it is demonstrated in Fig. 2. In this way, switching losses are significantly reduced, due to reduced number of commutations in comparison with modulation techniques based in PWM. Choosing properly the switching instants, it is possible to additionally control harmonic spectrum on voltage waveform. Therefore, the resulting waveform is optimally computed for a desired target. One of the first techniques to exploit this concept is the well-known selective harmonic elimination (SHE), which completely cancels harmonics up to a fixed harmonic order. However, new techniques allow to limit the harmonic content of a larger number of harmonics. This technique is called selective harmonic mitigation (SHM).




Figure 2 Left: Output voltage waveform synthesized from the *switching angle* set. Right: Resulting spectrum in voltage waveform.

However, one of the main drawbacks of these methods is the elevated computational burden required to solve the set of equations and inequalities that composes these methods. For SHE, new techniques use advanced gradient-based methods and, in simplified cases, basic methods as *Newton-Raphson* are enough. However, SHM requires an exceptionally higher computational complexity. While several attempts have been made to develop a methodology for certain cases, or to apply deep-learning methods, the most spread way to find a solution is considering it as a multivariable optimization problem. For this reason, it is required to use advanced search and optimization algorithms, which requires so large computation time that exclude its application during converter operation or *online*.

One particular algorithm is *Exchange Market Algorithm*, or EMA, which has been already applied for harmonic mitigation. Past work proved its feasibility for harmonic mitigation based in two main factors: first, it showed fast convergence in comparison with another existing strategies. Secondly, as it is defined as a poblation-based and elitist algorithm, it is always possible to get the best solution found by the algorithm at every precise instant. That last charasteritic is specially relevant in the present problem, as algorithm can be executed during converter runtime, and output waveform can be updated synchronously with the reference waveform.

The present work aims to continue previous research lines on these algorithms, particulary in two directions: develop new techniques that allow to improve harmonic spectrum and online implementation of these algorithms in basic commercial microprocessor devices. Theoretical and simulation results will be provided and will be contrasted using experimental result using prototype power converter.

Índice

| | |
|---|-----------|
| <i>Resumen</i> | III |
| <i>Abstract</i> | V |
| <i>Acrónimos</i> | IX |
| <i>Palabras clave</i> | XI |
| <i>Índice de Figuras</i> | XIII |
| <i>Índice de Tablas</i> | XV |
| 1 Introducción | 1 |
| 1.1 Marco del presente trabajo. Sistemas de muy alta potencia | 3 |
| 1.2 Algoritmos de optimización. Algoritmos metaheurísticos | 6 |
| 2 Control del contenido espectral: eliminación y mitigación selectiva de armónicos | 11 |
| 2.1 Introducción al problema: sintetización de la forma de onda | 11 |
| 2.2 Primera aproximación al problema: eliminación selectiva de armónicos | 14 |
| 2.3 Mitigación selectiva de armónicos | 15 |
| 2.4 Panorama actual: nuevas tendencias de investigación | 17 |
| 3 Exchange Market Algorithm | 19 |
| 3.1 Descripción del algoritmo | 19 |
| 3.1.1 Implementación del algoritmo | 21 |
| 3.2 Implementación al caso de SHM. Definición de la función de coste. | 22 |
| 3.3 Comparativa con otros algoritmos en el caso de SHM | 26 |
| 4 Implementación online de SHM | 29 |
| 4.1 Selección del entorno microprocesador a emplear | 29 |
| 4.2 Estructura de la implementación en tiempo real | 31 |
| 4.3 Pruebas preliminares en simulación y ajuste del algoritmo | 34 |
| 4.4 Descripción de la plataforma empleada para las pruebas experimentales | 36 |
| 4.4.1 Validación del modulador | 41 |
| 5 Resultados obtenidos con la implementación online | 45 |
| 5.1 Caracterización de la evolución del algoritmo | 45 |
| 5.2 Resultados en estado estacionario | 48 |

| | |
|--|-----------|
| 6 Conclusiones y Trabajos Futuros | 51 |
| 6.1 Líneas futuras de investigación | 52 |
| 7 Conclusions and Futures Work | 55 |
| 7.1 Future Working Lines | 56 |
| 8 Publicaciones relacionadas | 59 |
| <i>Bibliografía</i> | 61 |

Acrónimos

| | |
|---------|--|
| μP | Microprocesador |
| ABC | Algoritmo de la colonia de abejas artificial |
| AC | Corriente alterna |
| ACO | Algoritmo de la colonia de hormigas |
| ADC | Convertidor analógico digital |
| CHB | Cascade H-Bridge |
| CIGRE | Consejo Internacional de Grandes Redes Eléctricas |
| CLA | Control Law Accelerator |
| CPU | Unidad de procesamiento central |
| DC | Corriente continua |
| D-PWM | PWM discontinuo |
| DSP | Procesador digital de señal |
| EMA | Exchange Market Algorithm |
| EES | Sistemas de almacenamiento de energía |
| FC | Flying Capacitor |
| FISTA | Algoritmo Rápido Iterativo de Reducción del límite |
| FPGA | Matriz de puertas programable |
| GaN | Nitruro de galio |
| GSA | Algoritmo de búsqueda gravitacional |
| GTO | Tiristor de apagado en puerta |
| HA | Búsqueda armónica |
| HS | Harmony Search |
| HVDC | DC de Alto Voltaje |
| IGBT | Transistor bipolar de puerta aislada |
| IGCT | Tiristor Controlado por puerta integrada |
| IPC | Inter-processor communication |
| ISTA | Algoritmo Iterativo de Reducción del límite |
| m_a | Índice de modulación |

| | |
|--------|---|
| MMC | Convertidor modular multinivel |
| MOSFET | Transistor de efecto campo de metal- óxido-semiconductor |
| MPC | Control predictivo por modelo |
| MPPT | Seguimiento del punto de máxima po- tencia |
| MRAS | Sistemas adaptativos con modelo de re- ferencia |
| NPC | Neutral Point Clamped |
| OF | Función objetivo |
| PCB | Placa de circuito impreso |
| PID | Controlador Proporcional-Integral- Derivativo |
| POP | Población |
| PSO | Optimización por enjambre de partícu- las |
| PWM | Modulación en ancho de pulsos |
| RAM | Memoria de acceso aleatorio |
| SA | Recocido simulado |
| SHE | Eliminación selectiva de armónicos |
| SHM | Mitigación selectiva de armónicos |
| SiC | Carburo de silicio |
| SVM | Modulación <i>Space Vector</i> |
| THD | Distorsión armónica total |
| UART | Transmisor-Receptor Asíncrono Univer- sal |

Palabras clave

convertidor, armónicos, mitigación, algoritmos metaheurísticos, contenido espectral.

Índice de Figuras

| | | |
|------|---|----|
| 1 | Izquierda: Sintetización de la forma de onda a partir de los <i>ángulos de corte</i> . Derecha: Espectro obtenido para dicha forma de onda. | IV |
| 2 | Left: Output voltage waveform synthesized from the <i>switching angle</i> set. Right: Resulting spectrum in voltage waveform | VI |
| 1.1 | Convertidores monofásicos | 5 |
| 1.2 | Convertidores trifásicos | 6 |
| 2.1 | Forma de onda para convertidor de dos niveles | 12 |
| 2.2 | Forma de onda para convertidor de tres niveles | 13 |
| 3.1 | Diagrama de flujo del código original. Fuente: [1] | 22 |
| 3.2 | Comparativa del peor caso obtenido para SHE y para SHM usando la redefinición flexible de la función de costes | 24 |
| 3.3 | Diagrama de flujo del código para el caso de SHM | 25 |
| 4.1 | Representación esquemática de la máquina de estados | 32 |
| 4.2 | Representación ampliada de la forma de onda completa en función de los ángulos de corte | 33 |
| 4.3 | Dependencia del tiempo de iteración y de la función de coste con el tamaño de la población | 35 |
| 4.4 | Comparativa entre SHE y SHM para el peor caso en un rango de m_a entre 0.6 y 1.17 | 36 |
| 4.5 | Placa de control TI LaunchPadXL TMS320F28377S | 38 |
| 4.6 | Convertidor SEMITEACH empleado | 40 |
| 4.7 | Equipamiento de medida. Izquierda: Osciloscopio Tektronix TDS 2012B; derecha: Analizador de energía FLUKE 434 Series II | 40 |
| 4.8 | Esquema del conexionado seguido para las medidas fase-neutro | 41 |
| 4.9 | Señales resultantes del modulador | 42 |
| 4.10 | Forma de onda resultante en el convertidor | 43 |
| 4.11 | Contenido espectral obtenido con SHE | 44 |
| 5.1 | Evolución del algoritmo partiendo de SHE hasta $m_a = 0.95$ | 46 |
| 5.2 | Comparativa de las soluciones encontradas para el rango $m_a = 0.7$ a $m_a = 1.1$ | 47 |
| 5.3 | Evolución del algoritmo de $m_a = 0.7$ a $m_a = 0.9$ | 48 |
| 5.4 | Espectro de la tensión fase-neutro para $m_a = 0.7$ | 49 |

| | | |
|-----|--|----|
| 5.5 | Espectro de la tensión fase-neutro para $m_a = 0.8$ | 49 |
| 5.6 | Espectro de la tensión fase-neutro para $m_a = 0.95$ | 50 |
| 5.7 | Espectro de la tensión fase-neutro para $m_a = 1.05$ | 50 |
| 6.1 | Propuestas para la futuras líneas de investigación | 53 |
| 7.1 | Proposals for further research | 57 |

Índice de Tablas

| | | |
|-----|---|----|
| 2.1 | GRID CODE EN 50160 + QUALITY CIGRE WG36-05 Standard | 15 |
| 3.1 | Tiempo por iteración requerido por cada método (referido a EMA), caso 3 niveles y 15 ángulos de corte | 26 |
| 3.2 | Tiempo por iteración requerido por cada método (referido a EMA), caso 2 niveles y 7 ángulos de corte | 27 |
| 4.1 | Comparativa entre las plataformas de desarrollo consideradas | 30 |
| 4.2 | Estados de conmutación en el montaje propuesto | 39 |

1 Introducción

Los sistemas de electrónica de potencia se han convertido en la solución de facto para solucionar los numerosos problemas que impone el nuevo milenio a la transmisión de energía eléctrica [2, 3].

En primer lugar, se encuentra el cambio en las fuentes de energía consideradas. Actualmente, las fuentes de energía renovable, tales como fotovoltaica o eólica, se han abierto paso a las fuentes de energía convencionales, tales como las térmicas de combustión (carbón, petróleo) o las nucleares [4]. Esto ha dado lugar a la necesidad de introducir elementos que controlen la energía inyectada y los equipos que producen dicha transformación. En el caso de la energía solar, el convertidor de potencia es el encargado de transformar de corriente continua (DC) a corriente alterna (AC), y de mantener la inyección necesaria tanto de la potencia activa máxima posible (mediante algoritmos de seguimiento de máxima potencia, MPPT) y de la potencia reactiva requerida por el operador de red. En el caso de los sistemas eólicos, el convertidor de potencia requiere controlar la cantidad de energía extraída del viento e inyectada a la red, de regular la velocidad del aerogenerador (mediante el par eléctrico y el ángulo de pala) al punto deseado, y de mantener constante la frecuencia de la corriente inyectada pese a las fluctuaciones de giro de la máquina [5].

Además de nuevas fuentes de energía, aparecen nuevos elementos para asistir a la operación de la red eléctrica: los sistemas de almacenamiento de energía (EES) [6]. Mediante el uso de baterías, estos sistemas son capaces de absorber el exceso de producción de energía (por ejemplo, por picos de generación renovable, etc.) y proporcionarlo a la red en caso necesario (huecos de tensión, pérdida de sincronismo de generadores, etc.). Sistemas de gran capacidad de almacenamiento permiten nuevos objetivos, tales como arbitraje (*arbitrage*), mediante el cual se almacena energía en periodos de precios valle y se proporciona a la carga en periodos de precio pico. Para que todo esto sea posible y rentable, es necesario disponer de sistemas de conversión de potencia eficientes y con control avanzado, de forma que puedan generar estrategias de funcionamiento acorde con las necesidades de la red.

Todos estos desarrollos han dado lugar, además, a una nueva concepción a nivel de estructura de la red eléctrica. La estructura fundamental de las redes eléctricas hasta el momento ha seguido una estructura jerárquica, de la forma: grandes centros de producción, generalmente alejados de los centros de consumo; largas líneas de transmisión, transmitiendo potencia muy cerca de sus límites térmicos; redes de distribución y consumidores finales, tanto industriales como residenciales. Dichos consumidores emplean únicamente la red eléctrica como método para abastecerse. Esto se ha denominado como *esquema tradicional de generación*. Se puede observar que, por definición, esta estructura choca con

el crecimiento en la demanda de potencia: a mayor potencia, las centrales deben aumentar su nivel de producción, requiriendo de desembolsos mayores. A su vez, las líneas eléctricas deben renovarse o tenderse líneas paralelas para acoger el incremento de demanda. Se constata, por lo tanto, la reducida escalabilidad de este método.

Sin embargo, durante los últimos años ha cobrado cada vez más importancia el concepto de **generación distribuida** [7]. Bajo este nuevo paradigma, el flujo de potencia deja de ser jerárquico y unidireccional, para pasar a diversificarse a través de toda la red. Para ello, aparecen un mayor número de nodos de generación a lo largo de la red, generalmente de menor potencia y basados en energía renovables. Estos nodos se conectan cerca de los puntos de consumo, en las etapas finales de la red de transporte o la red de distribución. Igualmente, con la aparición de nuevos tipos de cargas, tales como los vehículos eléctricos, se fragua la figura del consumidor-productor (en inglés, *prosumer*), el cual puede funcionar como ambos según las necesidades de la red así lo requieran.

El concepto de red distribuida culmina con la aparición de la *smart grid* [8]. Bajo el paraguas de las redes inteligentes o *smart grid* se recoge la aplicación de las nuevas tendencias en redes de comunicación, Internet de las cosas (IoT), sensorización, etc. para tejer un flujo de información multidireccional entre diferentes nodos de la red [9]. Así, aparece una inteligencia distribuida, la cual permite el funcionamiento de cada uno de los elementos de la red de la forma más favorable para el conjunto de la misma. Esto permite asegurar la operación de la misma de forma eficiente y fiable [10].

Para hacer frente a estos nuevos retos, las numerosas líneas de investigación han dado lugar en los últimos años a importantes mejoras en los sistemas de conversión de potencia, en su mayoría aceptadas actualmente en ámbito industrial y en aplicación hoy día. Entre ellas, destacamos:

- El desarrollo de **nuevas topologías de convertidores**: Para solventar la limitación de tensión y corriente máxima a soportar por los semiconductores, se han desarrollado diferentes topologías que permiten el reparto de la potencia de forma eficiente entre los dispositivos. Entre ellas, destacan dos líneas:
 - **Convertidores multinivel**: Muy relevante en inversores, consiste en permitir disponer de más niveles de tensión de salida al añadir un mayor número de semiconductores. Esto consigue, en primera instancia, aumentar los niveles de tensión y corriente y, a su vez, una mejora en la calidad espectral en la forma de onda de salida [11]. Topologías de relevancia en la actualidad son: neutral point clapped (NPC), flying capacitor (FC), cascaded H-bridge (CHB) [12], modular multilevel converter (MMC) [13], etc.
 - **Convertidores en interleaving**: Especialmente empleado en convertidores DC-DC, donde las topologías se duplican dando lugar a varias celdas, cuya operación se distribuye en el tiempo [14]. Esto permite reducir la energía que aporta cada celda del convertidor, mientras que se consigue a su vez una reducción del rizado de corriente, aumento de la vida del mismo, etc. [15]
- La aparición de nuevas **tecnologías de semiconductores**: Los avances en el campo de la física de semiconductores permite:
 - Soportar mayores tensiones y corrientes: integrated gate-commutated thyristor (IGCT) [16], gate turn-off thyristor (GTO) [17]

- Conmutar a mayores frecuencias, dando lugar a convertidores más compactos, ligeros y eficientes [18]. Esto cobra especialmente sentido con nuevos dispositivos embebidos basados en FPGA, los cuales permiten la operación con tiempos muy inferiores a los conseguidos por dispositivos microprocesadores (μ C, DSP, ...). Entre ellos, destacan los nuevos semiconductores de nitruro de galio (GaN) [19] y carburo de silicio (SiC) [20].
- **Nuevas técnicas de modulación** [21], las cuales se basan en técnicas altamente extendidas (PWM o SVM) para conseguir diferentes objetivos, tales como: control de la temperatura del equipo [22], reducción de las pérdidas, cancelar el desbalanceo de tensión entre condensadores o celdas [23, 24], aumentar la vida útil del equipo, permitir la operación del equipo ante fallo de celdas del mismo [25], reducción de la distorsión de la tensión o corriente, etc.
- **Estrategias de control avanzadas**, las cuales permiten satisfacer las consignas establecidas proporcionando una mejor respuesta del equipo [26]. Entre ellos, la aplicación de técnicas de control predictivo (MPC) [27], control adaptativo (MRAS) [28], control repetitivo/resonante [29, 30], etc. han permitido obtener mejoras en la operación frente a soluciones tradicionales basadas en PID.

Lo expuesto, por lo tanto, muestra como la electrónica de potencia ha conseguido, mediante un gran esfuerzo de investigación interdisciplinar, dar respuesta a los problemas del siglo XXI, y se postula como uno de los campos de investigación de mayor actividad a día de hoy [31].

1.1 Marco del presente trabajo. Sistemas de muy alta potencia

El presente trabajo se centrará en aquellos sistemas que manejan muy alta potencia. Ejemplos de este tipo de sistemas son, generalmente, hornos industriales, bombas, ventiladores, cintas transportadoras, etc. Estos sistemas tienen generalmente respuestas dinámicas lentas, manteniéndose en equilibrio sobre el punto de funcionamiento impuesto durante la mayor parte de la operación, y con variaciones del mismo con tiempos de establecimiento largos.

Por este motivo, el uso de modulaciones basadas en portadoras de frecuencia superior a la fundamental, como puede ser PWM, no son la opción más recomendable. Para poder aplicar esta modulación, es necesario recurrir a frecuencias de conmutación muy bajas, lo cual incurre en una indeseable distorsión de la forma de onda resultante. Esto provoca la necesidad de instalar filtros que reduzcan esta distorsión, eliminando el contenido armónico indeseable. Al tener que manejar gran potencia, el tamaño de los filtros se ve altamente incrementado, así como las pérdidas en el mismo.

A parte de las pérdidas en el filtro, en sistemas de muy alta potencia es necesario considerar también las pérdidas en los semiconductores. En electrónica de potencia, un semiconductor presenta pérdidas dos mecanismos [32]: *pérdidas por conmutación* y *pérdidas por conducción*. La primera de ellas ocurre durante los cambios transitorios corte-conducción (y viceversa) de los semiconductores. En estos casos, mientras que la tensión que soporta el dispositivo pasa de 0 al valor nominal, la corriente pasa del valor nominal a 0 (y viceversa). Sin embargo, esta respuesta no es instantánea, sino que presenta cierta pendiente. El producto de ambas magnitudes, tensión y corriente, determina la cantidad de energía pérdida. Por otro lado, las pérdidas por conducción ocurren durante el intervalo de conducción del

dispositivo, al aparecer una pequeña caída de tensión a través del mismo. Esto se traduce en una disipación de energía por efecto Joule, la cual puede caracterizarse por la resistencia equivalente $R_{DS(ON)}$ del semiconductor.

Las pérdidas en semiconductores se manifiestan en forma de disipación de calor, la cual debe evacuarse para evitar que la temperatura de dispositivos exceda los límites indicados por el fabricante. Para ello, los convertidores incluyen elementos de disipación de calor con el ambiente de forma natural (disipadores) como forzada (ventiladores, turbinas, circuitos de refrigeración líquida). Sin embargo, estos sistemas dan lugar a un aumento del coste, precio y tamaño del equipo, y empeoran la eficiencia del mismo, al requerir de alimentación eléctrica [33].

Para hacer frente a este hecho, se han desarrollado diferentes técnicas para disminuir las pérdidas en los semiconductores y conseguir regular la temperatura en los dispositivos. En un nivel alto de control, aparecen las técnicas de rutado activo de potencia (*active power routing*) [34], mediante la cual se consigue distribuir durante la ejecución del convertidor los flujos de potencia, consiguiendo enfriar los dispositivos que alcancen una mayor temperatura.

A nivel de modulación, han aparecido diferentes técnicas que afrontan estos problemas de forma activa. Entre ellas, se encuentra la técnica de PWM discontinuo (*discontinuous PWM*, *D-PWM*), por la cual las fases dejan de conmutar durante un cierto intervalo de la onda para mantenerse conduciendo [35]. De esta forma, durante dicho intervalo las pérdidas por conmutación se anulan por completo. Una estrategia de alto nivel puede añadirse, modificando dichos intervalos para regular la temperatura de los dispositivos según se requiera. A nivel de señal, esto se traduce en añadir contenido espectral correspondiente al tercer armónico. En el caso de convertidores trifásicos, estos armónicos se cancelan de forma natural en las tensiones fase-neutro, lo que evita añadir elementos de filtrado adicionales.

Por otro lado, las técnicas de modulación sin portadora (*carrierless*) se postulan como una alternativa muy tentadora ante las modulaciones basadas en PWM para equipos de muy alta potencia [36]. Un caso particular de estas modulaciones es la síntesis óptima de la forma de onda (*optimal waveform generation*) [37]. En estos casos, la forma de onda a aplicar por el convertidor se sintetiza previamente a partir de su descripción analítica. A partir de un reducido número de parámetros, es posible elegir la mejor forma de onda para un objetivo dado. Esta forma de onda se suele describir en general a partir de un conjunto reducido de instantes de tiempo donde se producen las conmutaciones, denominados ángulos de corte o *switching angles*. Eligiendo un número reducido de ángulos de corte se consigue eficazmente reducir las pérdidas por conmutación.

Además, la elección adecuada de los ángulos de corte permite conseguir objetivos adicionales, tales como proveer control sobre el espectro de salida de la forma de onda. Basadas en esta idea nacen las técnicas de eliminación [38, 39] y mitigación selectiva de armónicos [40]. En la primera de ellas, los ángulos de corte se eligen para eliminar completamente el contenido espectral asociado a un número fijo de armónicos. En la segunda, no se lleva a cabo una eliminación total, sino que se fuerzan a los armónicos a quedar por debajo de un cierto límite. Además, las técnicas de mitigación permiten considerar un mayor número de armónicos, así como objetivos a nivel global como la distorsión armónica de la señal.

El presente trabajo se centrará en el caso de mitigación selectiva de armónicos, aplicado a convertidores de dos y tres niveles [41]. El convertidor básico de dos niveles monofásico

es conocido como **semipunto monofásico**, mientras que para tres niveles monofásico es el puente H. Estos convertidores se muestran en la Fig. 1.1.




Figura 1.1 Convertidores monofásicos.

De igual forma, por mayor interés industrial, muchos resultados se particularizan para convertidores trifásicos. En el caso de dos niveles, se empleará el convertidor puente trifásico, el cual surge de unir tres semipuentes a un mismo dc-link. Para el caso de tres niveles, una posible topología es *neutral-point clapped*, o 3L-NPC. Una representación de los mismos se muestra en Fig. 1.2.




Figura 1.2 Convertidores trifásicos.

1.2 Algoritmos de optimización. Algoritmos metaheurísticos

El problema general de optimización numérica consiste en encontrar el valor máximo o mínimo de una función, en un dominio determinado, bajo unas determinadas restricciones tanto de igualdad o desigualdad. Tal y como se establece en [42], esto puede expresarse de la siguiente forma:

$$\begin{aligned}
 &\text{mín} \setminus \text{máx } f_0(x) \\
 &\text{s.a.} : f_i(x) \leq 0 \quad i \in [1, m_1] \\
 &\quad f_i(x) \geq 0 \quad i \in (m_1, m] \\
 &\quad h_i(x) = 0 \quad i \in (1, l] \\
 &\quad x \in S \subseteq \mathbb{R}^n
 \end{aligned}$$

Donde es trivial que las restricciones de desigualdad pueden convertirse al mismo tipo, haciendo $-f_i(x) \leq 0 \quad i \in (m_1, m]$, lo cual facilita el tratamiento matemático del problema.

La dificultad del problema estriba fundamentalmente en la complejidad matemática de las funciones implicadas en el problema. Diferentes tipos de funciones dan lugar a diferentes tipos de algoritmos de búsqueda. La primera distinción se establece en el tipo de función a considerar, entre funciones variable continua ($\forall x \in \mathbb{R} \rightarrow f(x) \in \mathbb{R}$) o funciones de variable discreta ($\forall x \in \mathbb{Z} \rightarrow f(x) \in \mathbb{R}$). Estas últimas resultan generalmente del modelado

de problemas de asignación, elección o activación: determinación de rutas óptimas en transporte o distribución, asignación de equipamiento, personal, maquinaria, etc [43].

En el caso discreto, los métodos de solución están basados en explorar los diferentes puntos del dominio donde están definidos, lo cual puede realizarse de forma exhaustiva o aplicando principios de optimalidad. En el primer caso, se procede a calcular el valor de la función en la frontera de un determinado dominio. Los resultados obtenidos permiten reducir el tamaño del dominio, repitiéndose el procedimiento y convergiendo al óptimo de la función. Aunque la evolución del algoritmo es sencilla, implica un número elevado de llamadas a la función, lo cual puede dar lugar a elevada carga computacional. Para reducirlo, se aplican estrategias de búsqueda basadas en el principio de optimalidad de Belman [44].

En caso de funciones continuas, por contra, es inviable realizar una búsqueda exhaustiva, ya que el número de puntos en el dominio (real) es infinito. Por ese motivo, diferentes tipos de soluciones nacen como respuesta a los diferentes tipos de funciones existentes.

Si la función objetivo es lineal (polinómica de primer orden), el problema de optimización se denomina *programación lineal* [45], ya que a diferencia de otras formas polinómicas, el uso del gradiente no es posible. Para estos problemas, la solución parte de definir el dominio aceptable resultante tras aplicar las restricciones y, a continuación explorar los vértices de dicho dominio. Esto es aplicado por métodos como el ampliamente extendido *Simplex* [46]. Estos métodos han sido extensamente desarrollados y han sido implementados para minimizar su ejecución en ambientes microprocesadores.

En el caso de funciones polinómicas de grado superior, las técnicas de optimización explotan la convexidad de las funciones para aplicar métodos basados en el gradiente. En el caso sin restricciones, es evidente que el mínimo/máximo se localizará en puntos donde el gradiente se anule, siendo por tanto trivial. Añadir las restricciones se puede realizar recurriendo al problema dual [45], en el cual el cumplimiento de la restricción se convierte en una penalización. La materialización de esto da lugar al conocido como método ISTA [47], así como su implementación mejorada FISTA [48].

En el caso más genérico, la función a considerar no tiene por qué ser ni lineal ni polinómica, ni tan siquiera disponer de una expresión analítica, sino ser el resultado de un proceso de cómputo complejo. En estos casos, los métodos aquí empleados no pueden aplicarse o se estancan en óptimos locales. Esto es debido a la imposibilidad de obtener una expresión analítica del gradiente, la multiplicidad de óptimos locales, la no continuidad del gradiente, etc. Por ello, para dar solución a estos problemas, se han desarrollado numerosos algoritmos que siguen la misma filosofía: mimetizar las técnicas existentes en la naturaleza y el mundo físico para optimización [49, 50].

Una máxima del mundo físico es que todos los sistemas tienen a la configuración de menor energía. Ejemplos claros de esto se pueden encontrar como: las partículas de un gas tendiendo al equilibrio con el ambiente que lo rodea, la formación de cristales en el proceso de recocido de un metal, la formación de galaxias y sistemas planetarios dando lugar a órbitas estables, la cadenas de invertebrados en búsqueda de comida, etc. Todo esto se ha conseguido mediante técnicas muy primarias pero efectivas, las cuales convergen en determinadas circunstancias hacia la solución óptima.

De estos fenómenos, el ser humano se ha inspirado para desarrollar técnicas de optimización aplicadas a problemas de muy diversa índole, naciendo así la técnicas de **optimización metaheurística** [51]. Estas técnicas emplean las estrategias de optimización que se han demostrado satisfactorias en el mundo real y se añaden a las grandes capacidades de computación de los equipos actuales.

Aunque el origen de estas técnicas fue la resolución de problemas muy concretos, muchas de estas técnicas han demostrado un buen comportamiento fuera de las líneas que siguieron en su desarrollo. Por ello, un gran número de estas técnicas dan lugar hoy día a técnicas bien establecidas de propósito general.

A continuación, se presenta a modo de referencia algunas técnicas de gran importancia y bien establecidas:

- **Optimización por enjambre de partículas (Particle swarm optimization, PSO)** [52]: Cada una de las potenciales soluciones al problema de optimización se transforma en una partícula con unos atributos de posición y velocidad propios. La evolución del algoritmo simula las diferentes interacciones entre los individuos en la búsqueda de un estado de equilibrio de la población. De esta forma, el valor de energía de los individuos converge hacia el mínimo global de la población.
- **Algoritmo de la colonia artificial de abejas (Artificial bee colony algorithm, ABC)** [53]: Las potenciales soluciones al problema se correlan con los diferentes componentes de una colonia de abejas, en los cuales se establecen diferentes rangos jerárquicos: *abejas obreras*, las cuales marcan la posición de la comida, *abejas scout*, encargadas de explorar nuevas fuentes de alimento y *abejas observadoras* que deciden qué fuentes de alimento se mantienen activas y cuales se desechan en búsqueda de una nueva fuente. De esta forma, la colonia es capaz de optimizar el proceso de búsqueda de alimento hacia la forma con un menor esfuerzo y mayor cantidad de recursos.
- **Optimización por colonia de hormigas (Ant colony optimization, ACO)** [54]: En ella, población de partida de hormigas camina aleatoria por un espacio solución buscando las diferentes fuentes de comida. Durante este proceso de exploración, se forman unos caminos de feromonas, las cuales pueden ser reconocidas por otras hormigas. En sucesivas generaciones, las nuevas hormigas usarán las feromonas como guía para alcanzar la comida, sin embargo, podrán tomar ligeras variaciones que minimicen el costo de alcanzarla. Esto da lugar a nuevos caminos, cada vez más intensos, hacia el óptimo.
- **Búsqueda tabú (Tabu search)** [55]: Este algoritmo permite encontrar el mínimo global mediante un proceso iterativo de exploración y descarte de las soluciones subóptimas (las cuales son almacenadas en la *lista tabú*). De esta forma, se evita que el algoritmo gaste iteraciones innecesarias en explorar cerca de dichas soluciones.
- **Algoritmos genéticos (Genetic algorithm)** [56]: El algoritmo emplea las estrategias evolutivas de los seres vivos. El algoritmo parte de una población inicial de potenciales soluciones. En cada iteración, estos individuos evolucionan gobernados por tres reglas: 1) *selección*, la cual elimina los peores individuos de la población; 2) *entrecruzamiento*, el cual combina las características de dos individuos de la población y, 3) *mutación*, con la cual se añaden nuevas características a algunos individuos. Con un número suficiente de iteraciones, el algoritmo es capaz de encontrar el óptimo de la función considerada.
- **Algoritmo de búsqueda gravitacional (Gravitational search algorithm, GSO)** [57]: Este algoritmo simula las interacciones de un sistema sujeto a fuerzas de gravedad, como por ejemplo un sistema planetario, hasta alcanzar la configuración

de mayor estabilidad. Las diferentes potenciales soluciones simulan procesos de atracción gravitatoria los cuales dan lugar a la evolución de las diferentes soluciones hacia un mínimo global del problema.

- **Algoritmo de recocido simulado (Simulated annealing algorithm, SA)** [58]: En este procedimiento se asocia las diferentes soluciones con el estado atómico de un metal en un proceso de recocido: partiendo de una temperatura alta, los cristales que lo forma se van recolocando hasta alcanzar la configuración de menor energía. Este proceso se repite bajando la temperatura del proceso, hasta que se alcanza una solución próxima al óptimo global.
- **Búsqueda de armonía (Harmony Search, HS)** [59]: En este método de búsqueda, se considera que cada una de las potenciales soluciones al problema de optimización son los integrantes de una orquesta. Al principio, todos estos parten de un estado de afinación aleatorio. En cada paso de la optimización, estos varían ligeramente su entonación, de forma que se mejore la armonía resultante. La magnitud de los ajustes es proporcional a la distancia del óptimo, de forma que en sucesivas iteraciones se realizarán cambios de muy pequeña magnitud.

Las diferentes técnicas aquí presentadas han sido ampliamente estudiadas y comparadas en términos de rendimiento, como en [60]. Sin embargo, el mayor problema asociado a estas técnicas es la elevada carga computacional que suelen llevar asociados. En su mayoría, estos algoritmos requieren de un número alto de iteraciones para conseguir converger al óptimo del problema, evaluando en cada iteración el valor de la función de coste. Esto ha causado que la aplicación de algoritmos metaheurísticos haya sido reservada a problemas de gran complejidad, pero poco estrictos en cuanto a tiempos de computación. Estos han sido usados en problemas de optimización en ingeniería (estructuras, telecomunicaciones...), industria (niveles de producción...) o distribución (transporte, flujos...), etc. Sin embargo, la aplicación a problemas que requieren una solución en tiempo real ha sido escasa [61], reduciéndose a versiones de gran simplicidad o partiendo de soluciones próximas al óptimo [62]. En otros casos, se ha recurrido al uso de plataformas con múltiples núcleos procesadores, buscando la máxima paralelización del algoritmo [63].

2 Control del contenido espectral: eliminación y mitigación selectiva de armónicos

Anteriormente, se presentaron las técnicas de modulación basadas en síntesis óptima de la forma de onda, y entre ellas, se destacaron las técnicas de eliminación y mitigación selectiva de armónicos. Para poder definir estas estrategias, es necesario en primer lugar realizar un proceso de deducción analítica para obtener de forma genérica el contenido espectral de la forma de onda. A partir de estas expresiones, la aplicación de las técnicas es directa.

2.1 Introducción al problema: sintetización de la forma de onda

Comenzaremos este estudio considerando el caso de un convertidor de dos niveles. En este caso, el convertidor podrá encontrarse en dos estados: **1**, en el cual su tensión de salida es v_{dc} , y **0**, con tensión de salida de $-v_{dc}$. Para el estudio que aquí se realiza, se partirá de una forma de onda patrón, la cual se muestra en la Fig. 2.1.




Figura 2.1 Forma de onda para convertidor de dos niveles.

Esta forma de onda debe ser periódica ($f(t) = f(t + kT) \forall k \in \mathbb{N}$), evidentemente. La forma presenta condiciones de simetría tipo seno, es decir presenta simetría impar ($f(t) = -f(-t)$). De igual forma, es una onda de tipo alternada, lo cual se define mediante la condición $f(t) = -f(t + kT/2) \forall k \in \mathbb{N}$. De esta forma, es posible definir la onda únicamente a partir de los instantes de conmutación en el primer cuarto de la onda, mientras que para el resto de instantes éstos serán replicados aplicando las condiciones de simetría. De esta forma, definimos el conjunto de N ángulos de corte o *switching angles* como $[\alpha_0, \alpha_1, \dots, \alpha_{N-1}]$.

Un método para obtener analíticamente el contenido espectral de la señal se basa en la definición de la transformada de Fourier. La transformada de Fourier establece que, bajo ciertas condiciones de periodicidad, toda señal puede expresarse como una suma infinita de funciones sinusoidales ponderadas por un cierto coeficiente [64]. De esta forma, considerando que la forma de onda $v(t)$ cumple esas condiciones, esta podría expresarse como:

$$v(t) = \frac{a_0}{2} + \sum_{n=1}^{\infty} [a_n \cos(n\omega t) + b_n \sin(n\omega t)], \quad (2.1)$$

Donde el término $a_0/2$ es el valor medio de la señal en el intervalo T . Aplicando las relaciones de Fourier, es posible obtener los términos $a_0, a_n, b_n \quad n = 1, 2, \dots, \infty$. Sin embargo, es posible demostrar que no todos estos términos han de ser calculados analíticamente, sino que se pueden demostrar nulos. Para ello, se pueden emplear las condiciones de simetría y alternancia, de la forma [65]:

- Para una forma de onda que presenta simetría, el valor medio de la señal es nulo, por lo tanto, $a_0 = 0$.
- Para una forma de onda con simetría tipo seno, los términos que ponderan cosenos, a_n se anulan: $b_n = 0 \quad n = 1, 2, \dots, \infty$.
- Para una forma de onda alternada, los términos pares de a_n y b_n son nulos, resultando en: $a_{2k} = b_{2k} = 0 \quad k = 1, 2, \dots, \infty$

Así, el valor resultante para el contenido espectral correspondiente al armónico n de la forma de onda se expresa como:

$$\overline{H}_n = b_n = \frac{4V_{dc}}{n\pi} \sum_{i=0}^{k-1} [(-1)^i \sin(n\alpha_i)]. \quad (2.2)$$

La constante V_{dc} en (2.2) aparece como un factor común. Es común, y así se realizará en el resto de desarrollos, normalizar el contenido armónico respecto de dicha constante. Por ese motivo, se define en (2.3) el valor normalizado como:

$$H_n = \frac{\overline{H}_n}{V_{dc}} = \frac{4}{n\pi} \sum_{i=0}^{k-1} [(-1)^i \sin(n\alpha_i)]. \quad (2.3)$$

Un caso semejante puede realizarse para la forma de onda de tres niveles, representada en la Fig. 2.2.




Figura 2.2 Forma de onda para convertidor de tres niveles.

En este caso, las condiciones de simetría existente se definen como de tipo coseno, por lo que en este caso son los términos b_n los que son nulos: $b_n = 0 \quad n = 1, 2, \dots, \infty$. El desarrollo de Fourier puede aplicarse de una forma semejante a como se realizó anteriormente, llegando a la siguiente expresión para el contenido espectral del armónico de orden n :

$$\overline{H}_n = \frac{4V_{dc}}{n\pi} \sum_{i=0}^{k-1} [(-1)^i \sin(n\alpha_i)], \quad (2.4)$$

Donde, repitiendo el proceso de normalización, se llega a:

$$H_n = \frac{\overline{H_n}}{V_{dc}} = \frac{4}{n\pi} \sum_{i=0}^{k-1} [(-1)^i \sin(n\alpha_i)], \quad (2.5)$$

De esta forma, se ha definido completamente la forma de onda a aplicar tanto en el tiempo como en el dominio de la frecuencia. La descripción temporal de la forma de onda se empleará para la implementación del modulador, que será el encargado de traducir los ángulos de corte a instantes temporales en los que cambia el estado de salida. El desarrollo en el dominio de la frecuencia se empleará como base teórica para la descripción de los diferentes algoritmos aquí descritos.

2.2 Primera aproximación al problema: eliminación selectiva de armónicos

Una de las primeras técnicas descrita fue la eliminación selectiva de armónicos, propuesta en 1973 por Patel [38, 39]. Esta técnica emplea la descripción de la forma de onda mediante N ángulos de corte para fijar el valor de N armónicos concretos.

En general, estos se eligen de forma que el armónico fundamental se fija al valor requerido de índice de modulación, mientras que los $N - 1$ armónicos no nulos se eliminan completamente fijándolos a valor cero. Como se comprobó, los armónicos de índice par se anulan naturalmente por la forma de la onda elegida. De igual forma, si se consideran sistemas trifásicos, los armónicos con índice múltiplo de 3 (triples) se anulan al considerar tensiones fase-neutro y fase-fase. Por lo tanto, los primeros armónicos resultantes no nulos son: 5, 7, 11, 13, 17, 19, 23, \dots .

Por lo tanto, analíticamente el problema se puede establecer de la forma:

$$m_a = H_1 = \frac{4}{\pi} \left[\sum_{i=0}^{k-1} (-1)^i \sin(\alpha_i) \right]$$

$$\left| H_n \right| = \left| \frac{4}{n\pi} \left[\sum_{i=0}^{k-1} (-1)^i \sin(n\alpha_i) \right] \right| = 0 \quad (2.6)$$

donde n será el índice de los $N - 1$ primeros armónicos.

Por lo tanto, el problema resultante consiste en resolver el sistema de N ecuaciones con N incógnitas para encontrar los ángulos de corte que lo satisfacen. Para ello, en casos sencillos se pueden emplear métodos gradenciales tales como Newton-Raphson [66]. Sin embargo, este algoritmo es muy dependiente de la solución de partida que se proporcione al algoritmo. Más aun, si el número de ángulos de corte aumenta o se incluyen otro tipo de formas de onda o restricciones, el crecimiento de complejidad se hace patente. En estos casos, se requieren algoritmos gradenciales avanzados, de forma que incluyan metodologías para evitar mínimos locales (*hill-climbing*). De igual forma, en la actualidad se investigan técnicas que emplean aproximaciones basadas en algoritmos metaheurísticos avanzados. Por último, han aparecido recientemente metodologías basadas en aprendizaje, empleando para ello redes neuronales y algoritmos genéticos [67].

Sin embargo, uno de los principales problemas de la citada técnica proviene de su incapacidad para limitar el valor de los armónicos a frecuencias superiores [68]. Como

se puede comprobar de las expresiones, no se impone ninguna restricción ni penalización a los armónicos de alta frecuencia de forma explícita, pudiendo resultar en valores de un valor excesivo y por encima de las limitaciones del operador de red. Esto puede causar que el convertidor tenga que desconectarse de la red, penalizaciones económicas al usuario o la necesidad de instalar filtros, incrementando el precio, peso y coste del equipo y las pérdidas en el mismo [69].

2.3 Mitigación selectiva de armónicos

Para hacer frente a las desventajas notadas en el apartado anterior, nuevas técnicas han sido desarrolladas para relajar los estrictos objetivos computacionales de las técnicas de eliminación. La representación de la misma por excelencia es la técnica de mitigación selectiva de armónicos (*selective harmonic mitigation*, abreviado como *SHM*). Esta técnica fue propuesta en 2007 por Leopoldo G. Franquelo y Javier Nápoles Luego, como parte de su tesis doctoral [70].

En SHM, se parte de la descripción de la forma de onda de tensión de salida como una señal periódica, alternada y caracterizada por un número discreto de conmutaciones en unos instantes de tiempo concretos. Hasta aquí, ambas técnicas son semejantes. La diferencia se establece en las condiciones que caracterizan los ángulos de corte a obtener.

Como se habló previamente, elevado nivel de contenido armónico en la forma de onda incurre en problemas técnicos y legales para el operador del mismo en la conexión a red. Estos márgenes están determinados por estamentos reguladores a nivel nacional o regional, en funciones de las características de red y de las necesidades de demanda. Un ejemplo de esta se puede comprobar en la Tabla 2.1, la cual recoge los requisitos de amplitud de los diferentes armónicos definidos por la norma de red EN 50160 y los requisitos CIGRE WG36-05. Dicho estándar es de aplicación para redes de distribución en baja y media tensión respecto a armónicos, *flicker* y desbalanceo [71].

Tabla 2.1 GRID CODE EN 50160 + QUALITY CIGRE WG36-05 Standard.

| Armónicos | | | | | |
|--------------------|--------------|-----------------|----------|--------|----------|
| Impares no triples | | Impares triples | | Pares | |
| n | Mag. (%) | n | Mag. (%) | n | Mag. (%) |
| 5 | 6 | 3 | 5 | 2 | 2 |
| 7 | 5 | 9 | 1.5 | 4 | 1 |
| 11 | 3.5 | 15 | 0.5 | 6...10 | 0.5 |
| 13 | 3 | 21 | 0.5 | >10 | 0.2 |
| 17 | 2 | >21 | 0.2 | | |
| 19 | 1.5 | | | | |
| 23 | 1.5 | | | | |
| 25 | 1.5 | | | | |
| >25 | $0.2+32.5/n$ | | | | |

Como se puede comprobar, para la operación del convertidor en red, no es necesario anular completamente el contenido espectral, tan solo mantenerlo por debajo de los límites. He aquí donde surge la definición de SHM. En este caso, las restricciones impuestas en forma de igualdad en (2.6) se establecen como una desigualdad. Para ello, la condición de desigualdad buscará mantener el contenido espectral de cada armónico por debajo de un valor preestablecido L_n . La elección de este valor puede realizarse empleando los valores propuestos por el grid code, o dichos valores más un cierto coeficiente de seguridad, o valores arbitrarios para reducir las necesidades de filtrado.

De esta forma, podemos reescribir la definición del algoritmo como en (2.7):

$$\begin{aligned} |m_a - H_1| &\leq L_1 \\ |H_n| &\leq L_n, \end{aligned} \quad (2.7)$$

De esta forma, se puede comprobar inmediatamente que SHM relaja la definición restrictiva impuesta por SHE. Gracias a esto, mediante SHM se pueden incluir objetivos adicionales a los que se tratan en SHE, como por ejemplo:

- Mientras que SHE permite eliminar N armónicos con N ángulos de corte, SHM permite mitigar un número $M \geq N$. De esta forma se pueden imponer restricción a los armónicos de orden superior, lo cual permite reducir las necesidades de filtrado a considerar.
- Igualmente, al ser una solución menos restrictiva, las amplitudes de los armónicos no mitigados serán menores a las resultantes con SHE.
- En la implementación del mismo da lugar a añadir otros elementos a minimizar, como por ejemplo el contenido espectral esperado en la corriente, o la distorsión armónica total (THD) de la forma de onda.
- Igualmente, consideración de nivel superior (económico), como puede ser el dimensionamiento del convertidor o el coste del convertidor, pueden considerarse como restricciones o parámetros a minimizar por el algoritmo.

Como se puede comprobar, SHM queda definido como un sistema de M inecuaciones acopladas no lineales con N incógnitas. Para la solución de dicho sistema, es habitual transformar el sistema en una función de coste unidimensional, dependiente de N parámetros, los ángulos de corte [72]. Dicha función de coste debe transformar cada una de las inecuaciones en un *objetivo* a minimizar, y ponderar el total de ellos de la mejor forma para conseguir satisfacer todas las condiciones.

Es, por lo tanto, que el algoritmo se convierte en un problema de optimización no lineal con N incógnitas. Esto invalida métodos de búsqueda exhaustiva de soluciones, siendo necesario recurrir a algoritmos avanzados. La solución más usual recurre a algoritmos metaheurísticos de optimización, los cuales mimetizan comportamientos del mundo animal o vegetal, así como principios físicos, para minimizar una función de coste [72, 73]. Muchos de estos algoritmos se han desarrollado con carácter de propósito general, por lo que pueden adaptarse a diferentes problemas con una leve configuración. Sin embargo, es necesario ligeras modificaciones, ya que al basarse en probabilidad, se pierde la capacidad del

algoritmo de encontrar de forma determinista una solución. Algoritmos como *simulated annealing* o *exchange market* han sido aplicados al problema de mitigación de armónicos.

Otras soluciones de interés sobre todo a nivel de investigación recurren a redes neuronales aplicadas a optimización. Para ello, se describe a nivel teórico un conjunto de *neuronas* interconectadas, todo ello mediante funciones de ponderación dependiente de unos coeficientes de aprendizaje [74, 75]. Empleando un proceso doble de aprendizaje-verificación, se ajustan dichos coeficientes a un conjunto de datos suficientemente grande. Mientras que este método reduce el carácter estocástico de la anterior, aparecen dificultades importantes debido a la necesidad de conseguir grandes conjuntos de datos y su ajuste, recurriendo en última instancia a algoritmos genéticos (GA).

2.4 Panorama actual: nuevas tendencias de investigación

En la actualidad, numerosas líneas de investigación se han establecido alrededor de las ideas iniciales de SHE y SHM, aportando nuevos métodos de computación, aplicación a diferentes topologías, o la consecución de objetivos más avanzados.

En primer lugar, las técnicas aquí descritas se propusieron para convertidores de dos y tres niveles, únicamente. Sin embargo, actualmente se han expandido la definición de las misma para adaptarse a topologías multinivel. Para ello, se establece de forma arbitraria una forma de onda patrón en la tensión de salida, y se modifican los instantes de conmutación para la consecución del objetivo deseado. Ejemplos de esto se han presentado en [66].

La extensión de SHM a convertidores multinivel no solo ha permitido el control espectral de la forma de onda, sino también permite conseguir objetivos como control del desbalanceo en convertidores en cascada [73] o de la corriente circulante en convertidores modulares (MMC) [76].

Otra línea de investigación ha surgido de considerar no exclusivamente el contenido armónico en la tensión, sino también el contenido esperado en la corriente. Como ejemplo, en [77] se emplea la técnica de mitigación junto a métodos de predicción para minimizar la contribución espectral en la corriente.

Por otro lado, se han desarrollado implementación de las técnicas de minimización y eliminación para equipamiento en lazo cerrado [78]. La implementación más trivial parte de un cálculo fuera de línea y almacenamiento de los ángulos de corte en una memoria. De esta forma, el convertidor elige la mejor solución aplicando interpolación entre los ángulos encontrados.

Sin embargo, nuevas líneas de investigación aplican aprendizaje profundo basadas en redes neuronales, las cuales permiten obtener una solución rápida al problema [79]. Sin embargo, esto se ve contrarrestado por el tiempo de desarrollo y la necesidad de entrenamiento y validación de la red antes de su despliegue.

3 Exchange Market Algorithm

Exchange Market Algorithm (EMA) constituye una novedosa técnica de optimización metaheurística de propósito general. Esta técnica fue propuesta por Naser Ghorbani y Ebrahim Babaei en [1], con la finalidad de mejorar los resultados en términos de iteraciones y tiempo que requieren técnicas de optimización como *particle swarm*, *gravitational search*, etc. En la citada publicación, se demuestra la eficiencia de esta técnica frente a diferentes funciones de coste ampliamente estudiadas en la bibliografía, como son la función de Schwefel [80].

A día de hoy, EMA ha evolucionado para dar solución a nuevos y más avanzados problemas. Por ejemplo, en [81], se presenta la aplicación del mismo a problemas de optimización económica. En [82], se presenta una adaptación del algoritmo al problema de optimización sujeto a restricciones. Por último, en [83], se aplica el algoritmo para caso de búsqueda binaria.

3.1 Descripción del algoritmo

Dentro de los algoritmos metaheurísticos, EMA se enmarca dentro de los algoritmos de tipo poblacional. En ellos, se emplea un conjunto de gran tamaño de potenciales soluciones a la optimización. Este conjunto se ve modificado en cada iteración del algoritmo, pudiendo establecerse un orden entre el que proporciona un menor y mayor coste. Esto permite que, en cada iteración del algoritmo, se mantiene al menos una de las mejores soluciones encontradas, o lo que es lo mismo, el algoritmo se mantiene próximo a un mínimo local hasta que se explora una mejor senda hasta el óptimo global. Esto contrasta con los algoritmos basados en individuos, en el cual únicamente se mantiene una potencial solución que es modificada en cada paso. En el caso de SHM, en el que se desea mantener el convertidor funcionando cerca del óptimo, son preferibles las técnicas basadas en poblaciones.

La base sobre la cual se desarrolla esta técnica de optimización es la imitación del comportamiento de un conjunto de accionistas en un mercado competitivo de intercambio de acciones. Al tratarse de un mercado cerrado, la suma total de acciones intercambiadas, considerando vendidas y compradas, tendrá una resultante igual a cero. Cada individuo tendrá una cartera de acciones, las cuales sumarán un valor de beneficio o coste. Es, por lo tanto, objetivo de cada accionista maximizar este beneficio mediante el intercambio con otros de acciones.

Aplicado al problema de optimización, se puede establecer la siguiente analogía: cada accionista corresponde a las potenciales soluciones del algoritmo. El beneficio o coste asociado a las acciones de cada accionista se podrá calcular aplicando una determinada función de coste a cada potencial solución. El mercado es, por tanto, el conjunto de diferentes accionistas, cada uno con una cartera de inversión propia y un determinado beneficio. El intercambio de acciones entre accionista se modelará matemáticamente, y se aplicará a cada una de las diferentes soluciones.

Una de los supuestos que realiza este algoritmo es la diferencia de comportamiento entre diferentes individuos según su posición en el mercado. De esta forma, se supone que individuos con una muy buena posición en el mercado se comportarán de forma más conservadora que individuos con una mala posición, los cuales deberán asumir elevados riesgos en busca de escalar posiciones. Así, el algoritmo define tres tipos de individuos: **1) individuos de alto ranking**, los cuales no modifican su cartera de acciones; **2) individuos de medio ranking**, los cuales evitan tomar acciones de riesgo elevado y copian las acciones de los de alto rango para escalar en el ranking; y **3) individuos de bajo ranking**, los cuales toman acciones de elevado riesgo para explorar posibles caminos de alcanzar las posiciones elevadas del ranking.

El método de evolución del algoritmo se basa en hacer evolucionar la población en cada población siguiendo dos estrategias diferentes. Estas estrategias reflejan el diferente comportamiento de la población según su posición en el mercado. De esta forma, el algoritmo define dos métodos de evolución: **oscillation**, asociado a una concepción de mercado de negociación, y **not oscillation**, o mercado balanceado.

En el primero mecanismo, **oscillation**, los individuos posicionados en valores medios y bajos del mercado realizan modificaciones con un cierto riesgo a su portfolio de acciones. La visión del riesgo en cada intercambio se representa matemáticamente como una componente aleatoria, en el presente caso de tipo uniforme. La magnitud de dicha variable aleatoria no es constante, sino que depende del número de iteraciones realizadas: al comienzo del algoritmo, el riesgo a asumir será mayor, mientras que en las iteraciones finales el riesgo será bajo para mantenerse cerca del óptimo resultante.

Por otro lado, en el mecanismo de **not oscillation**, las acciones de los accionistas bajos y medios se combinan entre sí, siguiendo un mecanismo de combinación lineal. La elección de qué individuos intercambian entre sí se realiza de forma aleatoria. De igual forma, las acciones que intercambian también queda determinada por variables aleatorias binarias. De este modo, la modificación de los individuos no es determinista, permitiendo que se cada ejecución de la misma explore nuevos caminos para minimizar el valor de la función de coste.

Como se puede comprobar, la concepción del algoritmo en estos dos métodos es muy favorable para la consecución de la optimización: en el mercado balanceado, se realizan cambios moderados en los individuos, de forma que evolucionen de forma similar a los individuos de mayor rango. En el mercado de negociación, por el contrario, se asumen las funciones de *hill climbing*, explorándose diferentes óptimos y evitando quedarse estancado en un óptimo local. Esto contrasta con otros algoritmos del estado del arte, donde solo existe un mecanismo de evolución (por ejemplo, SA o PSO).

Una vez que se han modificado cada uno de los individuos de la población, se puede llevar a cabo un proceso de selección y ordenación, reestableciendo los grupos de inversores según su rango. De esta forma, se consigue mantener las mejores soluciones encontradas hasta el momento invariables, mientras que el resto pretenden mejorarlas.

3.1.1 Implementación del algoritmo

La implementación provista por el creador del código está basada en MATLAB, por su facilidad para manejar grandes datos en forma de matriz, y la disponibilidad de numerosas herramientas para trabajar con este tipo de dato.

Una descripción en pseudocódigo del algoritmo se presenta a continuación:

1. Se genera la población inicial, la cual representa a cada uno de los accionistas.
2. Mientras que no se alcance la condición de parada,
 1. Se calcula el valor de la función objetivo para cada una de las potenciales soluciones al problema.
 2. Atendiendo a los valores de FO calculados en 1., las soluciones se ordenan y se establecen los grupos de accionistas según los límites predeterminados.
 3. La población evoluciona siguiendo los mecanismos de mercado balanceado:
 - 1) Los *accionistas de medio rango* (soluciones) *cambian* sus acciones con otros a fin de aumentar sus ganancias.
 - 2) Los *accionistas de bajo rango* (soluciones) *cambian* sus acciones con otros a fin de aumentar sus ganancias.
 4. Tras modificar los accionistas su portfolio, se recalculan los valores de la función objetivo. se ordenan y se reestablecen la agrupación de los mismos, como en 1. y 2.
 5. Se considera la evolución de los accionistas en mercado oscilante:
 - 1) Los *accionistas de medio rango* (soluciones) *comercian* con sus acciones con otros a fin de aumentar sus ganancias.
 - 2) Los *accionistas de bajo rango* (soluciones) *comercian* con sus acciones con otros a fin de aumentar sus ganancias.
 6. Salto a 2.
3. La mejor solución se ha encontrado atendiendo al criterio de parada establecido.

El mecanismo de evolución anteriormente descrito se representa en el diagrama de flujo de la Fig. 3.1




Figura 3.1 Diagrama de flujo del código original. Fuente: [1].

3.2 Implementación al caso de SHM. Definición de la función de coste.

Mientras que el EMA es un algoritmo de propósito general, para realizar la implementación particular del problema de mitigación selectiva de armónicos es necesario definir una estrategia para conseguir de forma efectiva la minimización del contenido espectral y el cumplimiento de la norma impuestas.

Para este fin, se ha seguido la metodología de definición de la función de coste presentada

en [70]. En esta metodología, la consecución de la convergencia se consigue mediante una función de coste formada por la combinación de los diferentes armónicos con coeficientes variables. La elección de los diferentes coeficientes será cuanto más estricta si no se cumple el grid code. Adicionalmente, el valor de los coeficientes se podrá modificar atendiendo a estrategias de orden superior, tales como reducir el contenido espectral en frecuencias cercanas a la de conmutación, con objeto de reducir el tamaño del filtro para eliminar sendos armónicos.

En particular, podemos definir las magnitudes de error a partir de los M armónicos considerados, H_j , y los respectivos límites, L_j de la forma determinada en (3.1).

$$\begin{aligned} E_1 &= |m_a - H_1| - L_1 \\ E_j &= H_j - L_j \end{aligned} \quad (3.1)$$

A partir de estos, la función objetivo se puede definir,

$$f(\alpha_0, \dots, \alpha_{N-1}) = \sum_{j=1}^M c_j E_j \quad (3.2)$$

Donde se incluyen los coeficientes variables c_j . La elección de los mismos permite la consecución de objetivos de mitigación diferentes. Entre ellos, el más común parte de elegir un valor grande de c_j cuando el armónico H_j supera la norma, mientras que se deja a un valor remanente cuando se ha conseguido reducir por debajo de la misma. En la implementación realizada se ha tomado los valores de estrategia usados por J. Nápoles, tal y como se recogen en (3.3).

$$c_j = \begin{cases} 1000, & H_j > \eta L_j \\ 1, & H_j \leq \eta L_j \end{cases} \quad (3.3)$$

El coeficiente η se emplea como factor de seguridad para asegurar la consecución holgada de la norma, fijándose de forma típica un 5% por debajo de la misma. Otras estrategias en el estado del arte parten de tomar un valor mayor para los armónicos de orden inferior, al ser los más restrictivos en el diseño del filtro. De esta forma, se incentiva al algoritmo a minimizar más aun dichos armónicos, frente a los de orden superior que pueden minimizarse con mayor facilidad.

Mientras que esta estrategia ha sido usada de forma tradicional, nuevas definiciones de las funciones de coste buscan conseguir de forma flexible la consecución del grid code en unión con límites de orden superior. En particular, la actual definición de la función de costes, al considerar la distancia de los armónicos a la norma, ofrece unos resultados bastante conservadores. Actualmente, una redefinición ha sido presentada y expuesta bajo el título de Flexible Harmonic Control for Three-Level Selective Harmonic Modulation using the Exchange Market Algorithm [84].

Un ejemplo de esa nueva técnica se presenta en la Fig. 3.2. Para este caso, se ha aplicado SHE y SHM para una forma de onda de 15 ángulos de corte y tres niveles. Los resultados muestran el peor caso conseguido por SHE y SHM, en un barrido entre $m_a = 0.7$ a $m_a = 1.16$. Además de las imposiciones clásicas de SHM, se han impuesto condiciones particulares para dos armónicos más (47° y 49°). Como se comprueba, el algoritmo es capaz de reducir de forma significativa el contenido espectral, reduciéndose así las necesidades de filtrado necesarias.




Figura 3.2 Comparativa del peor caso obtenido para SHE y para SHM usando la redefinición flexible de la función de costes.

Una vez definida la función de costes, el algoritmo estaría en condiciones de ejecutarse. Sin embargo, se ha comprobado en labores previas, el algoritmo de mitigación selectiva de armónicos es altamente sensible ante variaciones del iterando inicial [85]. Por lo mismo, es necesario implementar al algoritmo un procedimiento para la generación de iterandos iniciales. En el presente caso, se ha implementado partiendo de soluciones de SHE, las cuales se han alterado añadiendo ligeras componentes aleatorias. De esta forma, se crea una población inicial suficientemente dispersa y significativa, reduciendo de forma efectiva el número de iteraciones.

Como resultado de todo esto, se presenta en la Fig. 3.3 el diagrama de flujo modificado del algoritmo una vez se han implementado las consideraciones aquí tratadas.




Figura 3.3 Diagrama de flujo del código para el caso de SHM.

3.3 Comparativa con otros algoritmos en el caso de SHM

El presente apartado se incluye como justificación de por qué Exchange Market Algorithm ha sido el algoritmo de optimización elegido en el presente trabajo, frente a un amplio abanico de algoritmos de propósito general similares.

Para tal fin, se ha procedido a comparar el tiempo requerido por diferentes algoritmos de optimización para alcanzar la convergencia. De ellos, se han considerado los métodos de búsqueda exhaustiva, PSO, SA y GA. De ellos, el primero no presenta sentido en el problema, al ser el espacio de búsqueda demasiado grande (un hipercubo de 7 o 15 dimensiones). En el caso de los otros tres, se ha empleado la misma función de coste que con EMA, usando la implementación de los mismos que se puede encontrar en la librería *Global Optimization Toolbox* de MATLAB.

Destacar que, al considerarse funciones de librería profesionales para el caso de PSO, SA y GA, estos disfrutarán de opciones de optimización a más bajo que la optimización estándar de MATLAB en tiempo real [86]. Estos, en general, no se aplican a EMA, el cual se ejecuta directamente como script de MATLAB. Por ese motivo, los resultados de estos primeros pueden estar favorecidos frente a SHM, cuyos tiempos obtenidos serán ligeramente más largos que en igualdad de condiciones.

En el primer caso, recogido en la Tabla 3.1, se presentan los resultados obtenidos para SHM utilizando una forma de onda de tres niveles y 15 ángulos de corte, así como un índice de modulación igual a 0.95. Para obtener los resultados, se ha contabilizado el tiempo empleado por el algoritmo para encontrar una solución, repitiéndose por 40 veces y obteniendo los estadísticos media y desviación típica. Destacar que, para que la representación sea más significativa, los resultados se han normalizado a lo obtenido con EMA. De esta forma, la presentación de los resultados no depende de la velocidad de la CPU empleada.

Tabla 3.1 Tiempo por iteración requerido por cada método (referido a EMA), caso 3 niveles y 15 ángulos de corte.

| Método | Tiempo norm. de iteración | Comentarios |
|---------------------------|---------------------------|---|
| Búsqueda exhaustiva | ∞ | Sin sentido por su alto coste computacional |
| Particle swarm | $4.22 \pm 3.23^{\dagger}$ | † Atascado en mínimo local |
| Simulated annealing | $2.41 \pm 0.54^{\dagger}$ | † Convergencia del 20 % |
| Genetic Algorithm | 2.42 ± 1.30 | Alcanza la convergencia, alto número de iteraciones |
| Exchange Market Algorithm | 1 | |

Igualmente, resultados semejantes se han obtenido para el caso de forma de onda de 2 niveles y 7 ángulos de corte. Los resultados obtenidos se han plasmado en la Tabla 3.2.

Tabla 3.2 Tiempo por iteración requerido por cada método (referido a EMA), caso 2 niveles y 7 ángulos de corte.

| Método | Tiempo norm. de iteración | Comentarios |
|----------------------------|---------------------------|--|
| Búsqueda exhaustiva | ∞ | Sin sentido por su alto coste computacional |
| Particle swarm | 6.71 ± 4.75 | Convergencia del 30% |
| Simulated annealing | $1.42 \pm 0.51^{\dagger}$ | Atascado en un mínimo local, † no alcanza convergencia |
| Genetic Algorithm | 2.61 ± 1.56 | Mejor índice de convergencia (90%), mayor población |
| Exchanged Market Algorithm | 1 | |

Como se puede comprobar en ambos casos, EMA consigue reducir en la mayoría de los casos los tiempos de computación en más de la mitad, consiguiendo los mejores índices de convergencia. Por el contrario, no todos los algoritmos presentados son capaces de evitar óptimos locales, quedándose atascados, o requiriendo de poblaciones extremadamente grandes con el consiguiente revés computacional. Esto, en consonancia con los resultados presentados por el autor en [1], en los cuales se contrastaba la mejoría del algoritmo con diversos algoritmos de optimización, justifica la utilización del EMA en el presente proyecto.

4 Implementación online de SHM

Una vez definido el algoritmo de optimización y su implementación para el problema de mitigación selectiva, es necesario repasar diferentes aspectos propios de la implementación en un entorno a tan bajo nivel como es un microcontrolador. Para ello, en el presente apartado se comentará desarrollando las particularidades de traducir el código originario de MATLAB a lenguaje C.

De igual forma, en el presente apartado se destacará el montaje experimental usado para la realización de las pruebas experimentales y la captura de los resultados.

4.1 Selección del entorno microprocesador a emplear

El presente apartado desarrolla todo el proceso de justificación seguido hasta elegir el hardware microprocesador empleado en el proyecto. Es importante destacar esto, ya que las decisiones aquí tomadas han determinado los métodos y filosofías del diseño, así como han impuesto limitaciones en la implementación del software de control.

La primera decisión de diseño ha sido emplear un sistema de computación centralizado en un procesador digital de señal (DSP) de Texas Instruments. En particular, se ha elegido la serie de placas de prototipado **C2000 LaunchPad XL**, fundamentado en su reducido coste, facilidad de desarrollo al incluir soporte para depuración JTAG vía USB y numerosas salidas y entradas para distintos propósitos. De igual forma, la elección de esta serie se justificó también en la cercanía a la interfaz de desarrollo, en este caso Code Composer Studio, el cual incluye todas las herramientas necesarias para la codificación, compilación y depuración del código.

Dentro de los requisitos del proyecto, se consideraron las siguientes placas de control de esta familia: LAUNCHXL-F28377S [87, 88], LAUNCHXL-F28379D [89, 90] y LAUNCHXL-F28069M [91, 92]. Esta restricción se justificó en que dichas plataformas disponían de un coprocesador CLA. Según TI, la CLA, del inglés *Control Law Accelerator*, permite disponer de un segundo procesador funcionando simultáneamente con el procesador C2000 [93]. De esta forma, este coprocesador se puede emplear para calcular leyes de control complejas en paralelo con el control a bajo nivel del equipo o máquina. De esta forma, se evita disponer de un sistema de computación distribuido que realice los cálculos en otro dispositivo y los transmita al primero usando un protocolo de comunicaciones.

Las características de estas plataformas se comparan en la Tabla 4.1.

Tabla 4.1 Comparativa entre las plataformas de desarrollo consideradas.

| Característica | F28069M | F28377S | F28379D |
|--------------------------------------|---------|---------|---------|
| Número de núcleos C2000 ¹ | 1 | 1 | 2 |
| Número de núcleos CLA ² | 1 | 1 | 2 |
| Frecuencia de CPU ³ (MHz) | 90 | 200 | 200 |
| Memoria RAM ⁴ (KB) | 100 | 164 | 204 |
| Memoria Flash ⁵ (KB) | 256 | 1024 | 1024 |
| Canales ADC ⁶ | 16 | 24 | 24 |
| Canales PWM ⁷ | 16 | 24 | 24 |
| Precio (€) ⁸ | 22.06 | 32.36 | 33.76 |

A continuación, se proporciona una descripción de los diferentes términos empleados en la Tabla 4.1 y relevancia de los mismos para el problema:

¹ **Números de núcleos C2000.** Todos los microcontroladores disponen de un solo núcleo C2000, excepto el F28379D que dispone de dos. En el mejor de los casos, duplicar el número de núcleos duplica la capacidad de computación. Sin embargo, en la realidad esto es inalcanzable debido a la necesidad de sincronización de ambos núcleos y a los algoritmos de gestión de recursos compartidos (periféricos, posiciones de memoria, etc.)

² **Números de núcleos CLA.** Todos los microcontroladores considerados disponen de una CLA por cada núcleo C2000, con el que comparte posiciones de memoria para intercambiar información. Sin embargo, en el caso del F28379D, que dispone de dos CLAs, estas posiciones de memoria no están compartidas entre diferentes CPUs, por lo cual se ha de planificar cuidadosamente el reparto de las variables para no incurrir en excesivas operaciones de copia.

³ **Frecuencia de CPU.** En general, y entre una misma arquitectura, una mayor frecuencia de reloj se traduce en una mayor potencia de computación. Sin embargo, en el caso de operaciones con flotantes, existen factores que pueden alterar dicho cálculo, como la existencia de unidades dedicadas de procesamiento de flotantes (FPU). En nuestro caso, todas las plataformas disponen de una unidad FPU dedicada.

⁴ **Memoria RAM.** Una mayor memoria RAM permite almacenar una mayor cantidad de variable en memoria. Esto es importante en programas que tiene un gran uso de magnitudes vectoriales.

⁵ **Memoria Flash.** Una mayor memoria Flash permite almacenar de forma no volátil programas más extensos. Esto en general permite hacer programas más largo y, según se usen las opciones de optimización, más rápidos (desenroscado de bucles, inclusión de funciones *en línea*, etc.).

⁶ **Canales ADC.** Mientras más canales ADC se dispongan, se podrán realizar un mayor número de medidas analógicas sin necesidad de recurrir a multiplexores analógicos. En este caso, el número es más que suficiente (tres corrientes y tres tensiones en alterna, más una medida en continua).

⁷ **Canales PWM.** Un mayor número de canales PWM permite disponer de un mayor número de salidas PWM con contadores independientes. Para el caso del convertidor, en

general es suficiente con disponer de uno para cada fase (en ocasiones, con su valor negado si se han de imponer tiempos muertos).

⁸ **Precio.** Por último, un factor decisivo en cualquier proyecto es el precio del mismo. Los precios recogidos se han obtenido del proveedor *Farnell - element14* (<https://es.farnell.com/>), el día 27 de noviembre de 2018, y corresponden a la compra de una unidad del producto más impuestos.

Finalmente, para el desarrollo del proyecto finalmente se decidió continuar con la plataforma LAUNCHXL-F28377S, fundamentado en los siguientes motivos: **1)** reducida dificultad de organización de memoria frente a 28379D, **2)** mayor capacidad de RAM que 28069M y **3)** mayor frecuencia de reloj que 28069M.

4.2 Estructura de la implementación en tiempo real

Elegida la plataforma, se puede comenzar a desarrollar el código ajustándose a la configuración de la misma (arquitectura, periféricos, velocidades de procesamiento...).

El desarrollo del código en el microprocesador embebido se ha realizado buscando en todo momento la modularidad, formándolo a través de componentes separados y suficientemente probados. A continuación se procederá a repasar cada uno de los módulos empleados y su función en el funcionamiento del montaje.

Máquina de estados: Mediante la máquina de estados o *state machine*, se controla los diferentes modos de funcionamiento del convertidor. La máquina de estados es capaz de reaccionar a circunstancias externas (pulsación de cambio de modo, detección de señal de error de driver) y modificar el estado de conmutación del equipo (inhibir disparos, deshabilitar el convertidor, finalización de las mediciones).

Para su codificación, se han definido una función por cada uno de los diferentes estados del convertidor. Para la ejecución de la función correspondiente, se ha codificado a través de un array de punteros a funciones, lo cual es la forma más eficiente contemplada dentro del lenguaje C.

Finalmente, los estados resultantes son:

- *IDLE*, estado de espera del sistema.
- *START*, realización de los procedimientos de arranque del sistema.
- *RUN*, estado de funcionamiento normal del sistema.
- *ERROR*, parada de emergencia en caso de detección de condición de error.
- *RESET*, acciones destinadas a reiniciar el sistema hasta llevarlo al estado inicial.

La representación de la misma se muestra en la Figura 4.1.




Figura 4.1 Representación esquemática de la máquina de estados.

Modulador: El modulador es la entidad encargada de emplear los ángulos de corte calculados por el algoritmo y convertirlos en una secuencia de pulsos a aplicar en la puerta de los transistores. Para esta finalidad, se requiere una sincronización precisa entre los pulsos de cada medio puente, así como un cumplimiento estricto de los periodos de red de 50 Hz.

Par la implementación del mismo, se han empleado los periféricos dedicados de PWM, los cuales se componen de un contador ascendente y un registro comparador. Para su uso, el valor de ángulos en radianes ha de ser convertido en primer lugar a un valor de tiempo, empleando la relación:

$$\tau = \frac{T}{2\pi} \alpha = \frac{1}{2\pi f} \alpha \quad (4.1)$$

Y posteriormente, el valor de tiempo se puede convertir al valor a escribir en el contador del microcontrolador, empleando para ello la siguiente relación:

$$v = \frac{f_{CPU}}{2^{16} PS} \tau \quad (4.2)$$

Donde f_{CPU} es la frecuencia base del microcontrolador (200 MHz en nuestro caso) y PS , el valor de *prescaler* establecido. Para el presente, se elige un valor de 64 para conseguir un equilibrio entre precisión y el máximo valor posible de almacenar en el registro del comparador. Elegir un prescaler mayor da lugar a un valor más pequeño a almacenar en el registro contador, sin embargo se traduce también en una precisión reducida.

Para establecer los ángulos a cargar, se toma la definición de la onda presentada en la Figura 4.2. Para la realización de los intervalos positivos y negativos, se emplea un desplazamiento en fase de valor $T/2$ entre los relojes de cada fase. Así, se asegura la correcta generación de los semiintervalos positivos y negativos.




Figura 4.2 Representación ampliada de la forma de onda completa en función de los ángulos de corte.

Configuración de los periféricos: En esta sección se realiza de forma completa la configuración de los periféricos que dan lugar al proyecto, entre ellos: PWM -temporizador base y prescaler, contador e interrupción-, ADC -canales, prioridad e interrupción-, CLA -reparto de tareas, banderas de finalización, interrupciones y permisos para zonas de memorias compartidas.

Control Law Accelerator: La implementación del código usando CLA requiere de un análisis en profundidad relativo a la gestión de recursos compartidos y paralelización entre esta y la CPU. Este estudio debe asegurar la consistencia de los datos compartidos entre ambos procesadores, la evitación de cuellos de botella entre diferentes segmentos de código buscando la mayor velocidad de ejecución posible.

En el caso de la consistencia de datos, se ha realizado el siguiente reparto de variables.

- Estructura *ema*. Esta estructura recoge los datos de mayor importancia para la ejecución del algoritmo, entre ellos:
 - Variables de control, para el arranque y parada del algoritmo.
 - Parámetros del problema, como el índice de modulación.
 - Población de individuos ordenada. Para evitar una considerable copia de información en memoria durante la ordenación de los individuos, se ha optado por guardar una versión *ordenada* de los mismos usando para ello un vector de punteros a estructuras. De esta forma, durante el proceso de ordenación de individuos, la ordenación se realiza modificando de lugar los punteros, lo cual tiene una carga computacional sustancialmente menor.

En este caso, dado que estas variables pueden ser accedidas tanto desde la CPU (para arrancar o parar el algoritmo, para modificar el índice de modulación, etc.) y la CLA

(ordenación y modificación de la población, lectura de las variables de control y parámetros), se han colocado en posiciones de memoria compartidas entre ambos microcontroladores (Sección *CLADDataLS0*).

- Variable *pop_base*: La población de individuos se guarda en forma de array de estructuras, de forma que cada individuo pueda tener sus propiedades características: ángulos de corte, valor de la función de coste y THD. A efectos de debugging, se incluye variables que reflejan el cumplimiento del grid code y el límite adicional a los armónicos de alta frecuencia. En este caso, esta variable podría ser posicionada únicamente en la memoria reservada a la CLA. Sin embargo, por motivos exclusivamente de debugging, se ha decidido colocarla en una posición de memoria compartida (Sección *CLADDataLS0*).
- Variable *report*: Para asegurar que el modulador recibe los ángulos correctos para la modulación y que estos no son modificados durante el tiempo de ejecución, los ángulos del mejor individuo se copian a esta estructura. Dado que esta posición de memoria no tiene que ser modificada desde la CPU, se añade una capa adicional de protección posicionándola en una sección de memoria de escritura exclusiva para la CLA (sección *ClaIToCpuMsgRAM*). Adicionalmente, para propósitos de debugging, se añaden los valores de contenido espectral calculados para esa solución particular.

4.3 Pruebas preliminares en simulación y ajuste del algoritmo

Previo a la implantación del algoritmo dentro de la plataforma microprocesadora, es necesario establecer la mejor configuración del mismo para conseguir la convergencia del mismo en el menor tiempo posible. Esto es posible ajustando diferentes parámetros del algoritmo, como son por ejemplo el valor máximo de los valores aleatorios que se añaden en **oscillation**, el tamaño y distribución de la población y las distintas subdivisiones de las mismas, etc.

Comenzaremos este estudio preliminar considerando el ajuste del tamaño de la población. Este parámetro es de los más relevantes en el ajuste del algoritmo. Un tamaño de población demasiado pequeño hará que la población elegida sea poco significativa, y por tanto la convergencia del algoritmo empeore. Aumentar este valor tenderá a mejorar la convergencia, sin embargo, esto llevará asociado un coste computacional elevado y, por tanto, aumentará el tiempo requerido por cada iteración.

Para considerar el ajuste de este parámetro, se ha procedido a realizar un cálculo en forma de barrido entre diferentes valores de población, empleando para ello un procedimiento de ejecución automatizado (*batch*). El paso de evolución elegido ha sido de un individuo. Para cada configuración, se ha elegido un valor de índice de modulación de 0.8.

Los resultados obtenidos se presentan en la Figura 4.3. En esta se presenta tanto el tiempo requerido para cada iteración del algoritmo, como el valor de la función de coste obtenido para la mejor solución encontrada (promedio entre las dos ejecuciones). Para este último, se ha empleado la herramienta de *curve fitting* de MATLAB para obtener una expresión de la curva que lo interpola como $Cost = 21.94 POP^{-0.4641} + 2.546$.




Figura 4.3 Dependencia del tiempo de iteración y de la función de coste con el tamaño de la población.

Como se puede comprobar, el tiempo por iteración es directamente proporcional al tamaño de la población, mientras que el valor de la función de coste tiende a establecerse en un entorno en el intervalo $[4, 6]$. Por este motivo, se puede concluir que una posible configuración partiría de elegir el valor de población en un intervalo de $[50, 60]$. Como es posible comprobar, valores inferiores causan que el valor de función de coste se dispare, mientras que a valores superiores el algoritmo es incapaz de obtener una mejor solución a lo ya encontrado.

Por otro lado, es necesario ajustar la magnitud de las variables aleatorias que se emplean en el problema. Estas variables son de tipo uniforme, con un valor mínimo de 0 y un máximo configurable según las necesidades del problema. Una de las variables aleatorias de importancia es la componente aleatoria que se añade al iterando inicial. Un valor muy pequeño causará que el algoritmo se estanque en la solución de partida y evolucione muy poco respecto a esa solución. Sin embargo, un valor excesivamente elevado hará que el algoritmo parta lejos de una solución que cumpla el grid code y el número de iteraciones se vea incrementado.

En nuestro caso, tras una inspección de diferentes valores, se han conseguido los mejores resultados en el intervalo $[0.02, 0.03]$, fijándose finalmente para las siguientes pruebas en la configuración 0.025. Para demostrar el correcto funcionamiento en estos valores, se ha procedido a comparar los peores resultados conseguidos por el algoritmo frente a los peores considerando SHE. Para esto, se ha ejecutado el algoritmo en un rango de índice de modulación $[0.6, 1.15]$, con paso de 0.05, repitiéndose cada caso un total de 5 veces para reducir los efectos estocásticos. El valor máximo de cada armónico se ha extraído y se ha

representado, frente al peor valor obtenido en el mismo intervalo para SHE. En este caso, al ser determinista solo ha requerido calcularlos una vez.

Los resultados obtenidos se han presentado en la Figura 4.4.




Figura 4.4 Comparativa entre SHE y SHM para el peor caso en un rango de m_a entre 0.6 y 1.17.

Como muestran los resultados, la solución obtenida cumple el grid code establecido para los primeros seis armónicos, los cuales se anulaban completamente en SHE. Sin embargo, por contra, los armónicos de orden superior se reducen hasta en un 15 %, especialmente para los de baja frecuencia. Esto es especialmente deseable al ser contenido armónico no deseable y que debe ser filtrado. A la luz de estos resultados, se valida que el algoritmo es capaz, en el peor de los casos, de mejorar los resultados de SHE, asegurando el cumplimiento de la norma en uso. Esto valida, por tanto, la configuración elegida para el algoritmo.

4.4 Descripción de la plataforma empleada para las pruebas experimentales

Una vez decidido la plataforma de control e implementado el algoritmo de búsqueda y de gestión del convertidor en el microcontrolador, es necesario seleccionar o diseñar tanto la interfaz entre microcontrolador y convertidor, así como éste mismo.

Comenzando por la interfaz convertidor-microcontrolador, se ha desarrollado una PCB semejante al estilo *headers* de Arduino, en el que se puede encajar la placa de control y proporciona todas las interfaces necesarias. Esta placa se ha diseñado para que pueda operar un amplio rango de convertidores, gracias al uso de la fibra óptica como medio de transmisión de los pulsos. Además, esta misma se ha desarrollado buscando la intercompatibilidad entre las diferentes versiones de DSPs que se han barajado.

Así, el diseño combina en una misma placa:

- Transmisores / receptores de fibra óptica: La señal digital [0, 3.3V] se adapta a los niveles necesarios para el transmisor de fibra óptica. De igual forma, la señal de salida de los receptores (señales de error) se transforma a niveles adaptados a los pines del DSP. Finalmente, las señales en forma de luz se transmiten usando conectores de fibra óptica.
- Medidas: Las medidas disponibles utilizan interfaces en forma de lazo de corriente, por su mayor resistencia ante el ruido electromagnético proveniente del convertidor. Para ello, se emplean una placa **M2C Analog Interface**, la cual realiza: 1) la señal de corriente, proveniente de los conectores RJ-45, se transforma en tensión usando una resistencia de precisión, 2) la señal en tensión se adapta al nivel de tensión del microcontrolador usando un montaje con amplificadores operaciones en montaje *no inverting*. Esta placa se conecta a la placa base usando un conector *header* y, finalmente, se transmiten a la placa de control hacia los pines de ADC.
- Comunicaciones: Para futuras aplicaciones, es necesario disponer de una interfaz dedicada para el convertidor. Para ello, se emplea los puertos UART para comunicarse con un transceptor Ethernet. Sin embargo, dentro del alcance del proyecto, es suficiente con utilizar el debugger incluido en la placa de desarrollo.

El presente montaje ha sido empleado y probado extensamente en este y diferentes proyectos del grupo, confirmándose su correcto funcionamiento a las frecuencias necesarias de operación. Tras una batida de pruebas en las que se ha alimentado el montaje con una fuente triple de laboratorio en condiciones de corriente limitada, y descartada la existencia de cortocircuito, se emplea en el montaje final una fuente comercial fija de 5 V. Esta alimentación se utiliza igualmente para alimentar el DSP. Para asegurar el aislamiento galvánico del conjunto, se separa la alimentación del DSP de la alimentación del debugger, empleando los jumpers respectivos. La comunicación entre ambos se realiza empleando optoacopladores, de forma que se asegura el suficiente aislamiento.

Una representación de la placa de control y la interfaz empleada se presenta en la Figura 4.5.




Figura 4.5 Placa de control TI LaunchPadXL TMS320F28377S.

Para la obtención de resultados experimentales, el montaje ideal sería disponer de un convertidor trifásico de tres niveles, como por ejemplo de tipo NPC, FC o CHB. Sin embargo, en la actualidad estos no se encuentran disponibles dentro del material útil del grupo. Por este motivo, se ha decidido realizar las pruebas experimentales en tres niveles monofásico. Para ello, se ha empleado un convertidor trifásico de dos niveles, empleando dos de las tres ramas para simular un convertidor puente-H, midiéndose entre los terminales correspondientes la tensión de salida. A nivel de modulación, esto implica conmutar el primer medio puente en la primera mitad del periodo, para generar la parte positiva de la señal de salida. Durante este semiperíodo, el otro semipunto se mantiene sin conmutar. De la misma forma, en el segundo semiperíodo, el segundo convertidor es el encargado de conmutar para generar la forma de onda negativa, manteniéndose el primero sin conmutar. A nivel de onda de salida, es indistinto a haberlo obtenido con un convertidor NPC. La única diferencia partirá en la obtención de resultados, donde las medidas reportarán armónicos triples.

Llamando S_1 al estado del primer semipunto y a V_1 a la tensión del mismo respecto al negativo de la fuente de continua, y S_2 y V_2 para los respectivos del segundo semipunto, se puede establecer la tensión de salida, V_o en cada combinación. Estos resultados se recogen en la Tabla 4.2.

Tabla 4.2 Estados de conmutación en el montaje propuesto.

| S_1 | S_2 | V_1 | V_2 | V_o |
|-------|-------|----------|----------|-----------|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | V_{dc} | 0 | V_{dc} |
| 0 | 1 | 0 | V_{dc} | $-V_{dc}$ |
| 1 | 1 | V_{dc} | V_{dc} | 0 |

Para el montaje aquí descrito, se ha utilizado uno de los convertidores modelo Semikron SEMITEACH disponibles en el laboratorio. Estos convertidores forman parte de una línea de productos didácticos desarrollados por Semikron para facilitar el desarrollo de aplicaciones de potencia en el ámbito académico. Para ello, presenta una estructura monolítica tipo *todo-en-uno*, de forma que el alumno solamente debe conectar su aplicación a las señales de control del equipo y alimentarlo.

Este equipo incluye los siguientes componentes:

- **Semiconductores de potencia**, formado por cuatro semipuentes de IGBTs modelo SKM50GB12T4 (1200 V, 81 V máx.). Tres de estos se utilizan para el convertidor trifásico, mientras que uno de ellos da lugar a un chopper, usado para aplicaciones de frenado en motores, descarga del condensador, etc.
- **Generador de pulsos de puerta -gate driver- e interfaz de fibra óptica**. La unidad empleada utiliza tres gate drivers SKYPER 32 PRO R, del fabricante Semikron para el semipuerto, mientras que se mantiene el driver original del chopper, modelo SKHI 21A. Estos gate drivers están configurados para disponer de tiempos muertos entre los pulsos de cada semipuerto, por lo que cada driver requiere dos señales: puerta y habilitación. Por ello, se emplea una adaptación de señal de fibra óptica a señal eléctrica, disponiendo de 5 señales de entrada -fase R, S y T, habilitación y chopper- y una de salida -error.
- **Condensador de DC-link**, formado por un condensador electrolítico de valor 1700 μF y tensión máxima 900 V.
- **Refrigeración**, mediante un disipador con un ventilador para favorecer la extracción de calor.
- **Alimentación**, mediante una fuente fija, siendo necesario alimentar el equipo con una toma de corriente de 230V.

Finalmente, para alimentar el lado de DC del equipo, se emplea una fuente controlada en tensión y corriente Agilent N5772A, con una tensión máxima de 600 V y corriente 2.6 A.

Una representación del montaje del convertidor empleado se muestra en la Figura 4.6




Figura 4.6 Convertidor SEMITEACH empleado.

Por último, es necesario destacar el montaje realizado para la obtención de las medidas. Para ello, se ha recurrido a dos instrumentos representados en la Figura 4.7:



Figura 4.7 Equipamiento de medida. Izquierda: Osciloscopio Tektronix TDS 2012B; derecha: Analizador de energía FLUKE 434 Series II.

1. Osciloscopio Tektronic TDS 2012B. Este se caracteriza por disponer de cuatro canales independientes y aislados, lo cual es necesario para la realización de las medidas de la tensión de salida sin causar cortocircuito. Los resultados se han capturado en formato CSV y BMP a través de la tarjeta de memoria externa.
2. Analizador de energía Fluke 434 Series II. Este instrumento permite analizar tanto las características de las tensiones, corrientes y potencia de un equipo electrónico. Entre las funciones de mismo, se destaca: osciloscopio de tensión y corriente, diagrama fasorial, medición del desfase y el factor de potencia, contenido armónico, potencia activa y reactiva, distorsión total, etc. Para el montaje realizado, se destaca que se ha empleado el método de conexión descrito en la Figura 4.8, denominado *1 PHASE IT NO NEUTRAL*,




Figura 4.8 Esquema del conexionado seguido para las medidas fase-neutro.

4.4.1 Validación del modulador

Finalmente, se ha dedicado este último apartado a comprobar el correcto funcionamiento de los diferentes componentes que componen la implementación. Esto sigue las técnicas habituales de desarrollo de proyectos conocido como *modelo en V* [94], donde se establece que, previa a la verificación del sistema, es necesario validar el funcionamiento a nivel de componentes.

Uno de ellos, que de vital importancia para el desarrollo del proyecto, es el modulador. Como se explicó, es muy necesario que el modulador disponga las señales de puerta de forma precisa, pues pequeñas diferencias y pérdidas de sincronía pueden traducirse en un contenido armónico alterado.

En la fase de verificación previa, se decidió comprobar el correcto funcionamiento del mismo modulando los ángulos de corte correspondientes a una solución particular de SHE. En este supuesto, el contenido espectral medido deberá ser cero o muy próximo a él para los armónicos impares no triples. Como se está considerando el caso monofásico, se medirán armónicos triples, cuyo valor se obviará.

En primer lugar, se ha capturado la forma de onda de los pulsos de puerta previa a su comunicación por fibra óptica. Estas se han medido con el osciloscopio a la salida de los pines digitales del DSP, como se recoge en la Figura 4.9. La señal 1 corresponde al pulso del transistor superior, así como 2 al transistor inferior. Empleando la función matemática resta del osciloscopio, se obtiene la representación esperada de la forma de onda de salida (señal M).

Como se puede comprobar, la forma de onda reconstruida es coherente con la forma de onda teórica descrita en el desarrollo matemático. Usando la función de cursores, se mide en el punto medio de la señal en dos periodos consecutivos. La medición determina que se cumple la sincronización de la señal, con un valor de 50 Hz.




Figura 4.9 Señales resultantes del modulador.

A continuación, se procede a medir con el osciloscopio la forma de onda generada por el convertidor. Para ello, se ha alimentado con una tensión de continua de 50 V, limitando a baja corriente para evitar daños al convertidor en caso de mal funcionamiento. La forma de onda medida se presenta en la Figura 4.10. Se comprueba que se genera la forma esperada, de amplitud ± 50 V, y con la frecuencia de 50 Hz. De igual forma, se comprueba la correcta habilitación y deshabilitación del convertidor a partir de la máquina de estados codificada.




Figura 4.10 Forma de onda resultante en el convertidor.

Para concluir, se ha procedido a medir el contenido espectral de la tensión generada empleando para ello el analizado de energía. Los resultados medidos se muestran en la Figura 4.11. A partir de los datos, se verifica que los armónicos impares no triples se anulan (con un valor remanente inferior a 0.3%). Se verifica por tanto el correcto funcionamiento del modulador desarrollado. Por lo tanto, se valida el correcto funcionamiento del sistema desarrollado y queda listo para la obtención de resultados en las situaciones previstas de funcionamiento normal.




Figura 4.11 Contenido espectral obtenido con SHE.

5 Resultados obtenidos con la implementación online

Si siguiendo el orden lógico del proyecto, se ha conseguido demostrar por un lado la capacidades del algoritmo para encontrar una solución en comparación con otros ejemplos disponibles en la literatura. Por otro lado, las labores de desarrollo y testeo han probado el correcto funcionamiento de la implementación hardware realizada, habiéndose obtenido resultados preliminares para asegurar la precisión de dicho montaje.

En el presente apartado, se presentan los resultados de mitigación selectiva de armónicos obtenidos a partir de la implementación online en hardware. Para ello, se han realizado medidas experimentales usando el osciloscopio y analizador de energía. A su vez, se han analizado directamente el contenido espectral extrayendo los ángulos de corte.

De esta forma, en el presente apartado se pretende dar información relativa a la evolución temporal del algoritmo -ángulos de corte, armónicos-, contenido espectral conseguido en estado estacionario y tendencia de los mismos ante cambios.

5.1 Caracterización de la evolución del algoritmo

En esta sección se recogen los resultados obtenidos relativos a la evolución del algoritmo durante su ejecución en línea. Para tal fin, los datos se han ido almacenando en las variables de reporte definidas anteriormente, las cuales se han leído posteriormente empleando las herramientas de debugging de Code Composer Studio. Finalmente, los resultados se han postprocesado para adecuarlos al formato de MATLAB y obtener la representación adecuada.

Los resultados se han particularizado en tres experimentos, los cuales recogen las múltiples situaciones esperables durante la ejecución. En la primera de ella, Fig. 5.1, se establece la evolución del algoritmo partiendo de la solución de SHE hasta alcanzar la convergencia en SHM con un índice de modulación $m_a = 0.95$. Los resultados aportados son: ángulos de corte encontrados por el algoritmo (arriba), armónicos de orden inferior (5° , 7° , 11° , 13° , 17°) (central) y armónicos de orden superior (23° , 25° , 29° , 31°).




Figura 5.1 Evolución del algoritmo partiendo de SHE hasta $m_a = 0.95$.

En la figura se comprueba que el algoritmo es capaz de alcanzar el cumplimiento del grid code manteniendo el contenido espectral, mientras que el contenido armónico superior se reduce respecto al punto de partida de SHE. El proceso se consigue en un tiempo de 60 iteraciones, las cuales corresponde a 60 ciclos de señal de 50 Hz, lo que es igual a 1200 milisegundos.

En la siguiente prueba, se ha realizado un barrido en índice de modulación, desde 0.7 hasta 1.1, a intervalos de 0.05. Con esta prueba, se busca comprobar la sensibilidad del algoritmo ante cambios del índice de modulación. Para ello, en la Fig. 5.2, se ha representado los ángulos, armónicos de orden inferior y de orden superior para cada uno de las soluciones encontradas.




Figura 5.2 Comparativa de las soluciones encontradas para el rango $m_a = 0.7$ a $m_a = 1.1$.

La evolución creciente de los ángulos demuestra que el correcto funcionamiento del algoritmo al aumentar el índice de modulación. De forma similar, se observa que el intervalo de índice de modulación considerado se consigue encontrar una solución que cumple el código de red, manteniendo el contenido armónico de alta frecuencia por debajo del 20%. Estos resultados deberán ser verificados en el convertidor real mediante medición del contenido espectral.

Por último, en este tercer experimento, representado en la Fig. 5.3, se procede a verificar el funcionamiento del algoritmo ante cambios de la referencia, tomando ese punto particular como iterando inicial. Igualmente, se presentan resultados semejantes a los tomados en Fig. 5.1, mostrándose la evolución de los ángulos y el contenido armónico desdoblado en altas y bajas frecuencias.




Figura 5.3 Evolución del algoritmo de $m_a = 0.7$ a $m_a = 0.9$.

Como se comprueba, la evolución del algoritmo parte de conseguir en primer lugar el cumplimiento del grid code, a lo cual en sucesivas iteraciones se encuentran mejores soluciones reduciendo el contenido espectral en armónicos superiores. De esta forma, es posible conseguir una solución con un tiempo de procesamiento de 17 iteraciones, equivalente a 340 ms.

5.2 Resultados en estado estacionario

En la presente sección, se procede a mostrar los resultados obtenidos en estado estacionario con el convertidor real. La finalidad de estas pruebas es demostrar que la formulación teórica establecida cumple de forma fidedigna con los resultados experimentales medidos.

Dadas las limitaciones del Fluke 434, los resultados que se presentan se han medido una vez el algoritmo ha alcanzado la convergencia, habiendo la solución estabilizado en un valor final. Esto se ha repetido para diferentes valores de índice de modulación, de forma que se contrasten los resultados teóricos presentados en Fig. 4.4 y de evolución en la Fig. 5.2.

En primer lugar, se presenta el contenido espectral medido para $m_a = 0.7$. A la luz de los resultados, se comprueba que los armónicos de orden inferior (5° a 19°) de ajustan al

grid code establecido.




Figura 5.4 Espectro de la tensión fase-neutro para $m_a = 0.7$.

En el siguiente caso, los resultados se han obtenido para $m_a = 0.8$. En este caso, se emplea un escalado mayor para poder apreciar los armónicos de orden superior. Se comprueba que, además del cumplimiento del grid code en los armónicos de orden inferior, se cumplen los valores máximos detallados en Fig. 4.4 para los de orden superior.




Figura 5.5 Espectro de la tensión fase-neutro para $m_a = 0.8$.

En el ejemplo presentado en Fig. 5.6, se presenta de forma semejante el espectro resultante, con especial detalle en los armónicos de orden inferior. A la luz de los resultados se comprueba que el algoritmo es capaz de ajustar los ángulos tal que los armónicos de orden inferior para que cumplan el grid code.




Figura 5.6 Espectro de la tensión fase-neutro para $m_a = 0.95$.

Por último, se ha procedido a realizar un experimento usando un índice de modulación de $m_a = 1.05$, es decir, en condiciones de sobremodulación. Los resultados presentados verifican el cumplimiento del grid code, así como de los máximos recogidos en la Fig. 4.4.




Figura 5.7 Espectro de la tensión fase-neutro para $m_a = 1.05$.

6 Conclusiones y Trabajos Futuros

En el presente proyecto se ha desarrollado una implementación online de un algoritmo metaheurístico, en particular el conocido como Exchange Market Algorithm. Esto se ha enfocado en los prometedores resultados presentados por el autor y trabajos pasados relacionados con el mismo. El problema de aplicación está relacionado con la modulación en equipos de muy alta potencia, donde se ha de recurrir a métodos donde se empleen frecuencias de conmutación reducidas. En concreto, en el presente proyecto se ha usado el método de mitigación selectiva, un potente aspirante a desbancar a la altamente empleada técnica de eliminación selectiva de armónicos.

El objetivo del presente trabajo buscaba conseguir una implementación de la solución del problema de forma paralela con el tiempo de ejecución del convertidor. Como se ha comentado, esto ha sido algo levemente tratado en el estado del arte de optimización metaheurística. Si bien es cierto, existen en la actualidad casos de estudios en los que se han implementado soluciones, sin embargo, se ha empleado hardware de muy altas prestaciones, problemas simplificados o basados en técnicas de aprendizaje fuera de línea, o bien se han basado en órdenes de tiempo muy lejanos de los requeridos en la aplicación considerada (decenas de segundos o incluso minutos). La motivación en este proyecto ha sido conseguir la ejecución del mismo en una plataforma comercial de características modestas, lo más cerca posible de los tiempos requeridos para la operación del convertidor.

Por este motivo, se descartaron opciones como el uso de redes neuronales o inteligencia artificial, ya que aunque a priori reduzcan los tiempos de computación, obligan a realizar labores de aprendizaje y verificación antes de la operación del convertidor. Igualmente, se descartaron soluciones basadas en plataformas avanzadas (ARM, x86) y en plataformas de computación distribuida, al no ceñirse a las características buscadas para la implementación. Por ello, se eligió un microcontrolador de Texas Instruments, con un costo inferior a 40 euros, y con interesantes posibilidades de paralelización gracias a disponer de diferentes núcleos.

Antes de realizar la implementación del mismo en lenguaje C, se procedió a caracterizar cuidadosamente la evolución del algoritmo, considerando las diferentes configuraciones de los parámetros que lo conforman. De esta forma, se comprobó cómo los valores de varianza asociados a las variables aleatorias afectan a la capacidad de convergencia y evolución del algoritmo ante óptimos locales. De igual forma, basándose en un gran número de ejecuciones automatizadas del algoritmo, se consiguió establecer una relación entre la convergencia y el tiempo de ejecución del algoritmo con el tamaño de la población elegida.

Esto permitió un ajuste más fino de dichos parámetros que los proporcionados por el autor del algoritmo.

Finalmente, con todo ello se procedió al desarrollar el código del control del convertidor para su funcionamiento online. Para ello, se separaron las tareas básicas de control y modulación al microprocesador principal, mientras que la gestión del algoritmo se dedicó al coprocesador CLA. Todas las funciones del mismo fueron verificadas en pruebas independientes, asegurándose la operación del mismo en condiciones normales.

Para demostrar el correcto funcionamiento del proyecto, se han presentado resultados experimentales en dos métodos: resultados de la evolución del algoritmo, a través de la información tomada directamente de la memoria del microcontrolador usando las herramientas de debugging, y medidas en estado estacionario medidas en el convertidor.

En relación a la primera, estas medidas han demostrado como el algoritmo es capaz de evolucionar desde una solución arbitraria (SHE o SHM) y conseguir la convergencia ante cambios del índice de modulación. Esto se consigue en unos órdenes de tiempo de decenas de ciclos de red, lo cual se aproxima a los requisitos exigidos por los diferentes operadores de red. Igualmente, se ha demostrado que el contenido armónico en altas frecuencias se reduce efectivamente frente al correspondiente en SHE, lo cual se puede traducir directamente en un ahorro en las necesidades de filtrado a implementar.

En el caso de las pruebas en el convertidor, se ha buscado demostrar que la aplicación práctica de esta implementación de SHM refleja los resultados esperados en simulación. Hay que destacar que, por motivos de disponibilidad en el grupo de un convertidor NPC, se han realizado en un convertidor monofásico. Sin embargo, esto solo afecta a la presentación de resultados, al aparecer armónicos triples fuera de las consideraciones del presente proyecto.

Los resultados presentados demuestran que el algoritmo consigue eficazmente el cumplimiento del grid code establecido, así como reducir el contenido espectral en comparación con SHM. Esto se ha demostrado para un rango de valores de índice de modulación diferentes. De esta forma, se confirma que EMA es capaz de llevar el sistema al punto de funcionamiento y reducir el espectro de la forma de onda en los niveles probados en simulación.

Las labores aquí recogidas han dado lugar a diferentes publicaciones de nivel internacional, entre las que se destacan: dos publicaciones en congreso, uno en 2017 (IECON 2017) y en 2018 (IECON 2018), donde se plantean en simulación la aplicación de EMA al problema de SHM con diferentes funciones de coste. De igual forma, a fecha de escribir estas líneas, se está finalizando la edición de un artículo de revista donde se recogen los resultados obtenidos en el plano experimental.


6.1 Líneas futuras de investigación

La realización del presente trabajo ha dado lugar a diferentes líneas de trabajo, cuya continuación seguiría las ideas iniciadas con el presente proyecto.


En primer lugar, un aspecto de interés sería la búsqueda de una paralelización mayor. En línea ha sido considerada por Patricio López bajo la dirección de Ramón C. Portillo, con la implementación del algoritmo en la plataforma CUDA de NVIDIA, usando para ello el algoritmo *simulated annealing*. Sin embargo, estos resultados se han obtenido fuera de línea, por lo que los ángulos debían precomputarse y guardarse en forma de

tabla en memoria para su uso. Futuras líneas de investigación podrían buscar la fusión de ambas características de funcionamiento: un control a bajo nivel, encargado de las tareas de control del convertidor, en un microcontrolador de características modestas, y un equipo de características avanzada (CUDA, múltiples núcleos, etc.) encargado de la ejecución del algoritmo de minimización. Esto obliga a afrontar problemas como la sincronización entre las diferentes partes, la gestión de la interfaz de comunicaciones, etc.

Un caso particular de esto sería, a su vez, la implementación usando la plataforma LAUNCHXL-F28379D, la cual combina diferentes núcleos en un mismo encapsulado, haciéndose la comunicación mediante inter-processor communication (IPC). De esta forma, se evitaría el coste en tiempo requerido por el uso de un protocolo de comunicaciones basado en un medio físico (Ethernet, SPI, etc.). Tras solucionar los problemas propios de la paralelización y de la gestión simultánea de memorias, se espera que este método pueda reducir el tiempo de cómputo a valores de la mitad.



(a) Diagrama de bloques del microcontrolador LAUNCHXL-F28379D.



(b) Convertidor CHB desarrollado.

Figura 6.1 Propuestas para la futuras líneas de investigación.

Por otro lado, otra posibilidad partiría de expandir las posibilidades que ofrecen los algoritmos metaheurísticos, para implementar funciones de coste más avanzadas. En esta línea se han realizado diferentes implementaciones para mejorar la convergencia del algoritmo y la capacidad del mismo para imponer límites más restrictivos en el contenido espectral. Estas podrían seguir las líneas ya publicadas en IECON 2018 [84], donde el método de *Flexible Harmonic Control* permite no solo reducir el contenido espectral de orden superior, sino imponer que dicho contenido se ajuste a un perfil determinado.

Igualmente, nuevos desarrollos consideran la aplicación de SHM para el contenido espectral de las corrientes, empleando para ello métodos que permitan estimar las características de la carga. Otras consideraciones, como el coste, peso o volumen, así como diseño evolucionado del filtro de salida podrían considerarse. En este caso, este método plantea diferentes dificultades: en primer lugar, la estimación de los costes de los componentes, en función de los valores -en el caso de bobinas, este puede estimarse en base al precio del cobre, sin embargo, los condensadores requieren un estudio de catálogo-. Por otro lado,

el proceso requiere encontrar el mejor diseño del filtro en un amplio rango de índices de modulación, requiriendo particularizar las soluciones de SHM a cada nueva configuración.

Por último, se puede considerar la derivación del algoritmo de mitigación selectiva de armónicos para diferentes topologías de convertidores. La derivación para éstas parte de suponer una forma de onda patrón con el número de niveles del convertidor, y expresarla en su desarrollo de Fourier en función de los ángulos de corte. Sin embargo, en este aspecto aparecen nuevos retos, como la elección, en caso de soluciones redundantes, del estado de conmutación de las celdas. Esto suele decidirse atendiendo a otros criterios, como el balanceo entre ellas o ecualizar el tiempo de conmutación.

En este aspecto, se destaca la posible implementación en la topología CHB, empleándose para ello los convertidores que actualmente se han desarrollado y puesto en servicio en el grupo. Por otro lado, se podrían asociar las labores de diseño y puesto en servicio de un convertidor NPC, de forma que se puedan repetir los resultados para un caso trifásico.

Cabe destacar que los avances obtenidos con EMA en el campo de SHM pueden ser aplicables a otras áreas de investigación. Diferentes algoritmos se fundamentan en sistemas de ecuaciones o inecuaciones no lineales, de cuya solución se extraen las magnitudes de interés. En muchos casos, la solución a los mismo se ha descartado o reducido a casos simplificados.

En una visión panorámica del proyecto, los avances realizados en la implementación de EMA en tiempo real abren la puerta a la aplicación a nuevos problemas semejantes. En esta línea, dentro de las labores realizadas en el grupo de investigación, se han llevado a cabo tareas preliminares en la implementación en EMA del problema de control de armónicos en convertidores DC-DC de varias celdas en interleaving [95]. Esta técnica permite controlar el contenido armónico en la corriente de salida del convertidor modificando la separación en el tiempo de las conmutaciones de las diferentes celdas. Mientras que primeras soluciones se limitaban a eliminar completamente algunas componentes, empleando algoritmos de optimización se ha conseguido mejorar la calidad espectral para un mayor número de componentes.

Siguiendo esta línea, la implementación del algoritmo presentada en este proyecto puede llevarse más allá, y utilizarse como base para el montaje experimental de nuevas técnicas de para el control de la vida útil [96] y la temperatura [97] en dispositivos de potencia. Estas técnicas emplean métodos de rutado de potencia, cuya solución puede convertirse al formato de función de costes empleado en EMA. Por este motivo, este proyecto puede emplearse como base para futuras adaptaciones que ejecuten los cálculos en tiempo real.

7 Conclusions and Futures Work

In the present project, an online implementation of a metaheuristic algorithm, the Exchange Market Algorithm, was developed. This has been greatly motivated by the promising results presented by the author and past research related to the topic. In this project, the algorithm has been applied to the field of modulation in very high power converters, where reduced switching techniques are desirable. Particularly, the highly-cited method of selective harmonic mitigation has been applied, a powerful candidate to overcome the well-established and vastly used selective harmonic mitigation technique.

The scope of the present project is to achieve an implementation to solve the problem in parallel with converter execution. As it has been commented, this topic has not been extensively discussed in state of art. Although there are several case studies for online metaheuristic algorithm implementations, these have been performed using high capability hardware, simplified problems or they are based on larger time scales compared to our application (tenths of seconds or minutes). The motivation of this project is to achieve execution of the algorithm in a commercial middle-range microcontroller, as close as possible to converter operation intervals.

For this reason, alternatives algorithms as neural networks or artificial intelligence were discarded, even though they may reduce computing time, they sustain a complex training and verification process before being fitted into the converter. Similarly, advanced platforms as x86 or ARM or distributed computing solutions were discarded, as being scope of the target of the present implementation. Finally, an off-the-shelf microcontroller from Texas Instruments, with a retail price below 40€ was chosen, as it presented interesting possibilities for parallelization thanks to its architecture with multiples cores.

Before codification of the algorithm in C programming language, algorithm evolution was meticulously characterized to variations of configuration parameters. On this topic, it was addressed that additive variance on random variables used in the code affected the capacity to reach convergence and to overcome local minima. Similarly, population size was addressed using multiple batch tests. It was possible to establish a direct link on iteration time and cost function value with variations on population size. Therefore, fine tune of the algorithm was possible, improving default setup given by the algorithm author.

Finally, code for online algorithm computation and converter control was developed. For that purpose, time-sensitive control and modulation tasks were computed on main CPU, whereas algorithm computation was moved to CLA coprocessor. All these functionalities were tested independently, ensuring operation of the converter on real environment.

To prove correct performance of the algorithm, two different kind of experimental results have been provided: evolution results, obtained directly from microcontroller memory using the debugger, and steady-state measurements on the converter.

Regarding evolution results, these measurements have proved how the algorithm is able to evolve from an arbitrary solution (SHE or SHM) and reach convergence under changes on modulation index. This is achieved on a time scale of tenths of grid cycles, which approaches the requirements of grid utilities. In addition, it has been proven that high-frequency harmonic content is effectively reduced against SHE values, which can be translated into filter sizing and pricing.

On relation to experimental tests on the converter, they were aimed to prove that practical implementation of SHM represents the expected results in simulation. It must be noticed that, due to lack of a NPC converter, results were obtained using a single-phase converter. However, this only affects to result presentation, as triplen harmonics are outside the scope of the present project. Presented results show that algorithm effectively achieves grid code fulfillment while reducing spectral content in comparison to SHM. This has been demonstrated for a range of values of modulation index. This way, it was confirmed that EMA is capable of steering the system into an operation point while matching the reduction of the harmonic spectrum in output waveform achieved in simulation.

Related to the labours on this project, several publications indexed on international databases was accomplished. Among them, we can point out: two congress papers, one in 2017 (IECON 2017) and in 2018 (IECON 2018), where simulation was used to prove the application of EMA in harmonic control with different cost functions. In addition, on the date of printing of this document, one journal paper is under final edition process, which will summarize the experimental results presented in this project.

7.1 Future Working Lines

During the development of the present project, several research lines have been considered. These lines could be continued under the portfolio of activities on the group based on the know-how and technical considerations of this work.

First, further parallelization of the algorithm could be considered, thanks to recent advances in computing technologies. On this track, several work has been accomplished by the group. For example, the efforts of Patricio Lopez, under supervision of Ramón C: Portillo, on the implementation of mitigation algorithm on CUDA (from NVIDIA) platform. For this purpose, simulated annealing was used as a base algorithm. However, these results were obtained offline, therefore resulting angles had to be precomputed and then stored on look-up table for use during converter runtime. Future research labours could be conducted on linking these two computing characteristics in a hybrid platform: On a low-level staged, a modest off-the-shelf microcontroller, will be in charge of converter control, i.e. modulation, error detection, measurements... On an upper layer, an advance platform (based on CUDA, multi-cores, etc.) is devoted for algorithm executions. Therefore, it is mandatory to solve different issues, as synchronisation between stages, management of a communication interface, etc.

A particular case of this will be implementation on the already described LAUNCHXL-F28379D platform. This microcontroller combines different cores in a single package, using inter-processor communication (IPC). Therefore, it is possible to avoid the time burden of

side, this work could be linked to the design and commissioning of a new NPC converter, so that complete results on a three-phase converter could be obtained.

On a broaden look into the project, the advances accomplished in the online implementation of EMA algorithm allow it to be applied to similar problems. In this line, under the activities of the research group, preliminary labours have been performed aiming to use EMA for harmonic control on multicell interleaved DC-DC converters [95]. This techniques allow to control harmonic content in output current from the converter by adjusting time offset between different cells switchings. While first approaches only cancelled certain harmonic components, by using optimization algorithms, better harmonic content on a wider range could be achieved.

Following this path, the present implementation could go ever further, and be used as the experimental platform to test new techniques to control lifetime [96] and temperature [97] in power devices. These techniques use power routing methods, which solution may be expressed as a cost function as in EMA. For this reason, this project may set the baseline for future adaptations aiming for real-time computation.

8 Publicaciones relacionadas

Resultado de las labores relacionadas con este proyecto fin de máster en el campo de modulación y algoritmos metaheurísticos, se han editado diferentes publicaciones de carácter internacional.

A continuación, se recogen dichas publicaciones:

- *Selective Harmonic Mitigation Technique Based on the Exchange Market Algorithm for High-Power Applications*. Francisco J. González, Marta Laguna, Abraham Marquez, Jose I. Leon, Ramón Portillo & Leopoldo G. Franquelo. IECON 2017 - 43rd Annual Conference of the IEEE Industrial Electronics Society. Beijing, 2017. Estado: Publicada, disponible en <http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8217130&isnumber=8216002>
- *Flexible Harmonic Control for Three-Level Selective Harmonic Modulation using the Exchange Market Algorithm*. Francisco J. González, Abraham Marquez, Jose I. Leon, Sergio Vazquez, Leopoldo G. Franquelo & Jiapeng Yin. IECON 2018 - 44st Annual Conference of the IEEE Industrial Electronics Society. Washington D.C., 2018. Estado: Presentado en congreso, a la espera de publicación.
- *On-line Selective Harmonic Mitigation Technique Based on the Exchange Market Algorithm*. Estado: Pendiente de presentación a revisión en *IEEE Transactions in Industrial Electronics*.

De igual forma, de la participación en el grupo de investigación, y como resultado de la colaboración con la Qatar National Research Fund (miembro de la Qatar Foundation), programa NPRP 9-310-2-134, se han presentado las siguientes publicaciones:

- *Modelling of a microgrid for high integration of renewable sources*. Francisco González, Abraham Marquez, Jose I. Leon. 2018 International Young Engineers Forum (YEF-ECE). Costa da Caparica, Portugal, 2018. Estado: Publicada, disponible en <http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8368942&isnumber=8368925>

Bibliografía

- [1] N. Ghorbani and E. Babaei, “Exchange market algorithm,” *Applied Soft Computing*, vol. 19, pp. 177 – 187, 2014.
- [2] H. Wang, M. Liserre, and F. Blaabjerg, “Toward reliable power electronics: Challenges, design tools, and opportunities,” *IEEE Industrial Electronics Magazine*, vol. 7, pp. 17–26, June 2013.
- [3] J. D. van Wyk and F. C. Lee, “On a future for power electronics,” *IEEE Journal of Emerging and Selected Topics in Power Electronics*, vol. 1, pp. 59–72, June 2013.
- [4] M. Malinowski, J. I. Leon, and H. Abu-Rub, “Solar photovoltaic and thermal energy systems: Current technology and future trends,” *Proceedings of the IEEE*, vol. 105, pp. 2132–2146, Nov 2017.
- [5] J. M. Carrasco, L. G. Franquelo, J. T. Bialasiewicz, E. Galvan, R. C. PortilloGuisado, M. A. M. Prats, J. I. Leon, and N. Moreno-Alfonso, “Power-electronic systems for the grid integration of renewable energy sources: A survey,” *IEEE Transactions on Industrial Electronics*, vol. 53, pp. 1002–1016, June 2006.
- [6] J. P. Barton and D. G. Infield, “Energy storage and its use with intermittent renewable energy,” *IEEE Transactions on Energy Conversion*, vol. 19, pp. 441–448, June 2004.
- [7] F. Blaabjerg, R. Teodorescu, M. Liserre, and A. V. Timbus, “Overview of control and grid synchronization for distributed power generation systems,” *IEEE Transactions on Industrial Electronics*, vol. 53, pp. 1398–1409, Oct 2006.
- [8] H. Farhangi, “The path of the smart grid,” *IEEE Power and Energy Magazine*, vol. 8, pp. 18–28, January 2010.
- [9] V. C. Gungor, D. Sahin, T. Kocak, S. Ergut, C. Buccella, C. Cecati, and G. P. Hanc-ke, “Smart grid technologies: Communication technologies and standards,” *IEEE Transactions on Industrial Informatics*, vol. 7, pp. 529–539, Nov 2011.
- [10] A. Mohsenian-Rad, V. W. S. Wong, J. Jatskevich, R. Schober, and A. Leon-Garcia, “Autonomous demand-side management based on game-theoretic energy consumption scheduling for the future smart grid,” *IEEE Transactions on Smart Grid*, vol. 1, pp. 320–331, Dec 2010.

- [11] J. I. Leon, S. Vazquez, and L. G. Franquelo, "Multilevel converters: Control and modulation techniques for their operation and industrial applications," *Proceedings of the IEEE*, vol. 105, pp. 2066–2081, Nov 2017.
- [12] F. Z. Peng, J. W. McKeever, and D. J. Adams, "A power line conditioner using cascade multilevel inverters for distribution systems," *IEEE Transactions on Industry Applications*, vol. 34, pp. 1293–1298, Nov 1998.
- [13] A. Lesnicar and R. Marquardt, "An innovative modular multilevel converter topology suitable for a wide power range," in *2003 IEEE Bologna Power Tech Conference Proceedings*, vol. 3, pp. 6 pp. Vol.3–, June 2003.
- [14] C. Chang and M. A. Knights, "Interleaving technique in distributed power conversion systems," *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol. 42, pp. 245–251, May 1995.
- [15] S. Dusmez and B. Akin, "An active life extension strategy for thermally aged power switches based on the pulse-width adjustment method in interleaved converters," *IEEE Transactions on Power Electronics*, vol. 31, pp. 5149–5160, July 2016.
- [16] J. S. E. Carroll, "Igcts: Moving on the right track," *Power Electronics Technology*, vol. 28, p. 16, Aug 2002.
- [17] P. Shah, "Silicon carbide distributed buffer gate turn-off thyristor structure for blocking high voltages," *Electronics Letters*, vol. 36, pp. 2108–2109(1), December 2000.
- [18] J. Millán, P. Godignon, X. Perpiñà, A. Pérez-Tomás, and J. Rebollo, "A survey of wide bandgap power semiconductor devices," *IEEE Transactions on Power Electronics*, vol. 29, pp. 2155–2163, May 2014.
- [19] U. K. Mishra, P. Parikh, and Y.-F. Wu, "Algan/gan hemts-an overview of device operation and applications," *Proceedings of the IEEE*, vol. 90, pp. 1022–1031, June 2002.
- [20] M. Bhatnagar and B. J. Baliga, "Comparison of 6h-sic, 3c-sic, and si for power devices," *IEEE Transactions on Electron Devices*, vol. 40, pp. 645–655, March 1993.
- [21] J. I. Leon, S. Kouro, L. G. Franquelo, J. Rodriguez, and B. Wu, "The essential role and the continuous evolution of modulation techniques for voltage-source inverters in the past, present, and future power electronics," *IEEE Transactions on Industrial Electronics*, vol. 63, pp. 2688–2701, May 2016.
- [22] M. Andresen, K. Ma, G. Buticchi, J. Falck, F. Blaabjerg, and M. Liserre, "Junction temperature control for more reliable power electronics," *IEEE Transactions on Power Electronics*, vol. 33, pp. 765–776, Jan 2018.
- [23] S. Burusteta, J. Pou, S. Ceballos, I. Marino, J. Ángel Alzola, and V. G. Agelidis, "Capacitor voltage balancing in a three-level-converter-based energy storage system," *EPE Journal*, vol. 23, no. 4, pp. 14–22, 2013.

- [24] A. Ghazanfari, H. Mokhtari, and M. Firouzi, "Simple voltage balancing approach for chb multilevel inverter considering low harmonic content based on a hybrid optimal modulation strategy," *IEEE Transactions on Power Delivery*, vol. 27, pp. 2150–2158, Oct 2012.
- [25] V. F. Pires, T. G. Amaral, D. Foito, and A. J. Pires, "Cascaded h-bridge multilevel inverter with a fault detection scheme based on the statistic moments indexes," in *2017 11th IEEE International Conference on Compatibility, Power Electronics and Power Engineering (CPE-POWERENG)*, pp. 193–198, April 2017.
- [26] T. Geyer, "A comparison of control and modulation schemes for medium-voltage drives: Emerging predictive control concepts versus pwm-based schemes," *IEEE Transactions on Industry Applications*, vol. 47, pp. 1380–1389, May 2011.
- [27] S. Vazquez, J. I. Leon, L. G. Franquelo, J. Rodriguez, H. A. Young, A. Marquez, and P. Zanchetta, "Model predictive control: A review of its applications in power electronics," *IEEE Industrial Electronics Magazine*, vol. 8, pp. 16–31, March 2014.
- [28] A. Vidal, A. G. Yepes, F. D. Freijedo, J. Malvar, O. López, and J. Doval-Gandoy, "A technique to estimate the equivalent loss resistance of grid-tied converters for current control analysis and design," *IEEE Transactions on Power Electronics*, vol. 30, pp. 1747–1761, March 2015.
- [29] K. Zhang, Y. Kang, J. Xiong, and J. Chen, "Direct repetitive control of spwm inverter for ups purpose," *IEEE Transactions on Power Electronics*, vol. 18, pp. 784–792, May 2003.
- [30] G. Escobar, P. G. Hernandez-Briones, R. E. Torres-Olguin, A. A. Valdez, and M. Hernandez-Gomez, "A repetitive-based controller for the compensation of $6l + 1$ harmonic components," in *2007 IEEE International Symposium on Industrial Electronics*, pp. 3397–3402, June 2007.
- [31] B. K. Bose, "The past, present, and future of power electronics [guest introduction]," *IEEE Industrial Electronics Magazine*, vol. 3, pp. 7–11, 14, June 2009.
- [32] J. Holtz, "Pulsewidth modulation for electronic power conversion," *Proceedings of the IEEE*, vol. 82, pp. 1194–1214, Aug 1994.
- [33] A. da Silva Dias, D. B. Cândido, A. P. Almeida, and J. A. Alves, "Cooling methods design for power electronics converters," in *2017 Brazilian Power Electronics Conference (COBEP)*, pp. 1–6, Nov 2017.
- [34] M. Andresen, K. Ma, G. Buticchi, J. Falck, F. Blaabjerg, and M. Liserre, "Junction temperature control for more reliable power electronics," *IEEE Transactions on Power Electronics*, vol. 33, pp. 765–776, Jan 2018.
- [35] D. Kaczorowski, M. Mittelstedt, and A. Mertens, "Investigation of discontinuous pwm as additional optimization parameter in an active thermal control," in *2016 18th European Conference on Power Electronics and Applications (EPE'16 ECCE Europe)*, pp. 1–10, Sept 2016.

- [36] K. Ren, X. Zhang, F. Wang, Y. Tu, L. Wang, and L. Deng, “Filter design for three-level grid-connected inverter with low switching frequency,” in *2014 International Power Electronics Conference (IPEC-Hiroshima 2014 - ECCE ASIA)*, pp. 465–469, May 2014.
- [37] G. S. Buja and G. B. Indri, “Optimal pulsewidth modulation for feeding ac motors,” *IEEE Transactions on Industry Applications*, vol. IA-13, pp. 38–44, Jan 1977.
- [38] H. S. Patel and R. G. Hoft, “Generalized techniques of harmonic elimination and voltage control in thyristor inverters: Part I—harmonic elimination,” *IEEE Transactions on Industry Applications*, vol. IA-9, pp. 310–317, May 1973.
- [39] H. S. Patel and R. G. Hoft, “Generalized techniques of harmonic elimination and voltage control in thyristor inverters: Part II — voltage control techniques,” *IEEE Transactions on Industry Applications*, vol. IA-10, pp. 666–673, Sept 1974.
- [40] L. G. Franquelo, J. Napoles, R. C. P. Guisado, J. I. Leon, and M. A. Aguirre, “A flexible selective harmonic mitigation technique to meet grid codes in three-level PWM converters,” *IEEE Transactions on Industrial Electronics*, vol. 54, pp. 3022–3029, Dec 2007.
- [41] N. Mohan, T. M. Undeland, and W. P. Robbins, *Power Electronics. Converters, Applications and Design*. John Wiley and Sons, Inc, third ed., 2003.
- [42] A. A. Rodriguez, “Optimización convexa aplicada a mpc.”
- [43] H. Kellerer, H. Pisinger, U. Pferschy, and D. Pisinger, *Knapsack Problems*. Springer, 2004.
- [44] R. Bellman, *Dynamic Programming*. Dover Books on Computer Science, Dover Publications, 2013.
- [45] R. Vanderbei, *Linear Programming: Foundations and Extensions*. International Series in Operations Research & Management Science, Springer US, 2013.
- [46] K. Murty, *Linear programming*. Wiley, 1983.
- [47] M. A. T. Figueiredo, “Iterative shrinkage/thresholding algorithms. some history and recent development,” in *CS Workshop*, 04 2009.
- [48] A. Beck and M. Teboulle, “A fast iterative shrinkage-thresholding algorithm with application to wavelet-based image deblurring,” in *Acoustics, Speech, and Signal Processing, IEEE International Conference on (ICASSP)*, vol. 00, pp. 693–696, 04 2009.
- [49] K. Du and M. Swamy, *Search and Optimization by Metaheuristics: Techniques and Algorithms Inspired by Nature*. Springer International Publishing, 2016.
- [50] C. Blum and A. Roli, “Metaheuristics in combinatorial optimization: Overview and conceptual comparison,” *ACM Comput. Surv.*, vol. 35, pp. 268–308, Sept. 2003.

- [51] I. Boussaid, J. Lepagnot, and P. Siarry, “A survey on optimization metaheuristics,” *Information Sciences*, vol. 237, pp. 82 – 117, 2013. Prediction, Control and Diagnosis using Advanced Neural Computations.
- [52] J. Kennedy and R. Eberhart, “Particle swarm optimization,” in *Proceedings of ICNN’95 - International Conference on Neural Networks*, vol. 4, pp. 1942–1948 vol.4, Nov 1995.
- [53] D. Karaboga, “An idea based on honey bee swarm for numerical optimization,” tech. rep., 2005.
- [54] A. Coloni, M. Dorigo, and V. Maniezzo, “Distributed optimization by ant colonies,” 1999.
- [55] F. Glover, “Future paths for integer programming and links to artificial intelligence,” *Computers & Operations Research*, vol. 13, no. 5, pp. 533 – 549, 1986. Applications of Integer Programming.
- [56] A. FRASER and D. BURNELL, *Computer models in genetics*. McGraw-Hill Book Co., New York., 1970.
- [57] E. Rashedi, H. Nezamabadi-pour, and S. Saryazdi, “Gsa: A gravitational search algorithm,” *Information Sciences*, vol. 179, no. 13, pp. 2232 – 2248, 2009. Special Section on High Order Fuzzy Sets.
- [58] S. Kirkpatrick, C. D. Gelatt, and M. P. Vecchi, “Optimization by simulated annealing,” *SCIENCE*, vol. 220, no. 4598, pp. 671–680, 1983.
- [59] Z. W. Geem, J. H. Kim, and G. Loganathan, “A new heuristic optimization algorithm: Harmony search,” *SIMULATION*, vol. 76, no. 2, pp. 60–68, 2001.
- [60] O. Bozorg-Haddad, M. Solgi, and H. Loàiciga, *Meta-heuristic and Evolutionary Algorithms for Engineering Optimization*. Wiley Series in Operations Res, Wiley, 2017.
- [61] S. Deniziak, L. Ciopinski, G. Pawinski, K. Wiecezorek, and S. Bak, “Cost optimization of real-time cloud applications using developmental genetic programming,” in *2014 IEEE/ACM 7th International Conference on Utility and Cloud Computing*, pp. 774–779, Dec 2014.
- [62] J. Sun and H. Grotstollen, “Solving nonlinear equations for selective harmonic eliminated PWM using predicted initial values,” *Proceedings of the 1992 International Conference on Industrial Electronics, Control, Instrumentation, and Automation*, pp. 259–264 vol.1, Nov 1992.
- [63] M. M. Hussain, H. Hattori, and N. Fujimoto, “A CUDA implementation of the standard particle swarm optimization,” in *2016 18th International Symposium on Symbolic and Numeric Algorithms for Scientific Computing (SYNASC)*, pp. 219–226, Sept 2016.
- [64] K. Howell, *Principles of Fourier Analysis*. Textbooks in Mathematics, CRC Press, 2001.

- [65] I. Gelfand, E. Glagoleva, and E. Shnol, *Functions and Graphs*. Dover Books on Mathematics, Dover Publications, 2013.
- [66] E. Guan, P. Song, M. Ye, and B. Wu, “Selective harmonic elimination techniques for multilevel cascaded h-bridge inverters,” in *2005 International Conference on Power Electronics and Drives Systems*, vol. 2, pp. 1441–1446, Nov 2005.
- [67] K. Yang, J. Hao, and Y. Wang, “Switching angles generation for selective harmonic elimination by using artificial neural networks and quasi-newton algorithm,” in *2016 IEEE Energy Conversion Congress and Exposition (ECCE)*, pp. 1–5, Sept 2016.
- [68] B. I. Crăciun, T. Kerekes, D. Séra, and R. Teodorescu, “Overview of recent grid codes for pv power integration,” in *2012 13th International Conference on Optimization of Electrical and Electronic Equipment (OPTIM)*, pp. 959–965, May 2012.
- [69] A. A. Luiz and B. de Jesus Cardoso Filho, “A new design of selective harmonic elimination for adjustable speed operation of ac motors in mining industry,” in *2017 IEEE Applied Power Electronics Conference and Exposition (APEC)*, pp. 607–614, March 2017.
- [70] Javier Nápoles Luengo, “Flexible Pulse-Width Modulation Method for Multilevel Converters,” May 2010.
- [71] AENOR, *UNE-EN 50160:2011: Voltage characteristics of electricity supplied by public electricity networks*. Madrid: AENOR, 2011.
- [72] J. Napoles, J. I. Leon, R. Portillo, L. G. Franquelo, and M. A. Aguirre, “Selective harmonic mitigation technique for high-power converters,” *IEEE Transactions on Industrial Electronics*, vol. 57, pp. 2315–2323, July 2010.
- [73] J. Napoles, A. J. Watson, J. J. Padilla, J. I. Leon, L. G. Franquelo, P. W. Wheeler, and M. A. Aguirre, “Selective harmonic mitigation technique for cascaded h-bridge converters with nonequal dc link voltages,” *IEEE Transactions on Industrial Electronics*, vol. 60, pp. 1963–1971, May 2013.
- [74] M. H. Etesami, N. Ghasemi, D. M. Vilathgamuwa, and W. L. Malan, “On assessment of prominent heuristic methods towards selective harmonic mitigation,” in *2016 IEEE 2nd Annual Southern Power Electronics Conference (SPEC)*, pp. 1–4, Dec 2016.
- [75] A. O. D. Tommaso, P. Livreri, R. Miceli, G. Schettino, and F. Viola, “A novel method for harmonic mitigation for single-phase five-level cascaded h-bridge inverter,” in *2018 Thirteenth International Conference on Ecological Vehicles and Renewable Energies (EVER)*, pp. 1–7, April 2018.
- [76] E. Kontos, G. Tsolaridis, R. Teodorescu, and P. Bauer, “High order voltage and current harmonic mitigation using the modular multilevel converter statcom,” *IEEE Access*, vol. 5, pp. 16684–16692, 2017.
- [77] A. Moeini, H. Zhao, and S. Wang, “A current-reference-based selective harmonic current mitigation pwm technique to improve the performance of cascaded h-bridge multilevel active rectifiers,” *IEEE Transactions on Industrial Electronics*, vol. 65, pp. 727–737, Jan 2018.

- [78] J. Napoles, R. Portillo, J. I. Leon, M. A. Aguirre, and L. G. Franquelo, "Implementation of a closed loop shmpwm technique for three level converters," in *2008 34th Annual Conference of IEEE Industrial Electronics*, pp. 3260–3265, Nov 2008.
- [79] F. J. T. Filho, L. M. Tolbert, and B. Ozpineci, "Real time selective harmonic minimization for multilevel inverters using genetic algorithm and artificial neural network angle generation," in *Proceedings of The 7th International Power Electronics and Motion Control Conference*, vol. 2, pp. 895–899, June 2012.
- [80] M. Jamil and X. Yang, "A literature survey of benchmark functions for global optimization problems," *CoRR*, vol. abs/1308.4008, 2013.
- [81] N. Ghorbani, "Combined heat and power economic dispatch using exchange market algorithm," *International Journal of Electrical Power & Energy Systems*, vol. 82, pp. 58 – 66, 2016.
- [82] N. Ghorbani and E. Babaei, "The exchange market algorithm with smart searching for solving economic dispatch problems," *International Journal of Management Science and Engineering Management*, vol. 0, no. 0, pp. 1–13, 2017.
- [83] N. Ghorbani, E. Babaei, and F. Sadikoglu, "Bema: Binary exchange market algorithm," *Procedia Computer Science*, vol. 120, pp. 656 – 663, 2017. 9th International Conference on Theory and Application of Soft Computing, Computing with Words and Perception, ICSCCW 2017, 22-23 August 2017, Budapest, Hungary.
- [84] F. Gonzalez, A. Marquez, J. I. Leon, S. Vazquez, L. G. Franquelo, and J. Yin, "Flexible harmonic control for three-level selective harmonic modulation using the exchange market algorithm," in *IECON 2018 - 44th Annual Conference of the IEEE Industrial Electronics Society*, Sept 2018.
- [85] F. J. González Rodríguez, "Implementación optimizada de algoritmos de búsqueda en hardware avanzado para aplicaciones de alta potencia."
- [86] The MathWorks, Inc., "Motor de ejecución de MATLAB."
- [87] Texas Instruments, "TMS320F28377S Single-Core Delfino Microcontroller."
- [88] Texas Instruments, "C2000 Delfino MCUs F28377S LaunchPad Development Kit."
- [89] Texas Instruments, "TMS320F28379D Dual-Core Delfino Microcontroller."
- [90] Texas Instruments, "C2000 Delfino MCUs F28379D LaunchPad Development Kit."
- [91] Texas Instruments, "TMS320F28069M Piccolo™ 32-bit MCU."
- [92] Texas Instruments, "InstaSPIN-MOTION (and InstaSPIN-FOC) enabled C2000 Piccolo LaunchPad."
- [93] Texas Instruments, "Control Law Accelerator (C2000 CLA) FAQ."
- [94] K. Forsberg and H. Mooz, "The relationship of system engineering to the project cycle," *INCOSE International Symposium*, vol. 1, no. 1, pp. 57–65.

- [95] A. Marquez, J. I. Leon, S. Vazquez, and L. G. Franquelo, “Variable-angle interleaved dc-dc converters,” in *IECON 2016 - 42nd Annual Conference of the IEEE Industrial Electronics Society*, pp. 3635–3639, Oct 2016.
- [96] A. Marquez, J. I. Leon, S. Vazquez, L. G. Franquelo, G. Buticchi, and M. Liserre, “Power device lifetime extension of dc-dc interleaved converters via power routing,” in *IECON 2018 - 44th Annual Conference of the IEEE Industrial Electronics Society*, Sept 2018.
- [97] A. Marquez, J. I. Leon, S. Vazquez, and L. G. Franquelo, “Closed-loop active thermal control via power routing of parallel dc-dc converters,” in *2018 IEEE 12th International Conference on Compatibility, Power Electronics and Power Engineering (CPE-POWERENG 2018)*, pp. 1–6, April 2018.